 |
Комбінаційні однорозрядні суматори
|
|
|
|
Якщо подати правила додавання двійкових чисел, що були розглянуті раніше, у табличному вигляді, отримуємо таблицю функціонування двійкового однорозрядного суматора (табл. 5.1), у якій: Ai, Bi – однорозрядні доданки, Si – молодший розряд суми, Pi – перенос до i ‑го розряду із попереднього, Pi+1 – перенос до наступного старшого розряду із i ‑го (старший розряд суми).
| Pi | Ai | Bi | Si | Pi+1 |
З аналізу цієї таблиці видно, що її верхня половина без урахування стовпчиків Pi і Pi+1 (виділений фрагмент) є таблицею істинності логічного елемента „виключальне АБО” (суматора за модулем два), логічна функція якого має вигляд:
 Pi+1
| Pi | |
| Ai | ||
| + | Bi | |
| Si |
З аналізу значень стовпчика Pi+1 тієї ж верхньої половини таблиці (для Pi = 0) очевидно, що для реалізації операції додавання двох однорозрядних двійкових чисел з урахуванням переносу одиниці до старшого розряду (Pi+1 =1 тільки при Ai = Bi = 1, таким чином Pi+1 = AiBi), суматор по модулю два треба доповнити елементом ТА, як показано на рисунку 5.1а. Такий функціональний елемент отримав назву однорозрядного напівсуматора або однорозрядного суматора на два входи (ОС-2). УГП напівсуматора показано на рисунку 5.1б.
Очевидним недоліком однорозрядного напівсуматора є те, що він при виконанні операції додавання не враховує переносу із попереднього розряду Pi. Цей недолік усунено у схемі повного однорозрядного суматора або однорозрядного суматора на три входи - (ОС‑3).
а) б)
Рис. 5.1. Двійковий однорозрядний напівсуматор
|
|
|
На підставі таблиці 5.1 запишемо логічні функції виходів Si і Pi+1:
;
.
Використовуючи різні варіанти перетворення цих функцій, можна реалізувати велику кількість структур однорозрядних двійкових суматорів. Як приклад розглянемо побудову схеми суматора з використанням суматорів по модулю два і елементів ТА-НІ.
Застосовуючи розподільний закон і правило де Моргана, отримаємо:
Таким чином, для формування молодшого розряду суми Si, у схемі ОС‑3 необхідно мати два суматори по модулю два.
Аналізуючи стовпчики Ai, Bi, Pi, Pi+1 таблиці 5.1, можна помітити, що вихідний сигнал схеми формування переносу до старшого розряду (старшого розряду суми) Pi+1 співпадає з більшістю вхідних сигналів Ai, Bi, Pi (якщо на входах одиниць більше, ніж нулів, то вихідний сигнал дорівнює 1 і навпаки). Такий комбінаційний вузол називають мажоритарним елементом.
Мінімізуємо логічну функцію для Pi+1 за допомогою карти Карно (рис. 5.2).
|
| 
|
| |
| ||||
| ||||
| 
|
|
|
Рис. 5.2. Карта Карно для мажоритарного елемента з трьома входами
Отримаємо ЛФ мажоритарного елемента з трьома входами у вигляді мінімальної ДНФ:
.
Подамо отриману функцію у базисі ТА-НІ:
.
Схема однорозрядного комбінаційного суматора, побудованого на основі отриманих виразів, подана на рисунку 5.3.
Рис. 5.3. Однорозрядний комбінаційний суматор
Інший варіант побудови однорозрядного комбінаційного суматора можна отримати, якщо, використовуючи розподільний закон і операцію склеювання, подати вираз для Pi+1 у вигляді:
.
Якщо взяти до уваги, що
, а 
,
де SiОС-2 і Pi+1ОС-2 – логічні функції суми і переносу на виході однорозрядного напівсуматора, остаточно отримаємо:
.
Відповідно, схема однорозрядного суматора на напівсуматорах має вигляд, показаний на рисунку 5.4а. УГП однорозрядного суматора показано на рисунку 5.4б.
а) б)
Рис. 5.4. Однорозрядний комбінаційний суматор та його УГП
|
|
|
В УГП напівсуматора і суматора дозволяється використовувати замість сполучень літер HS і SM символ å.
|
|
|
