 |
3. Шины процессора. Шина данных. Шина адреса. Шина управления. 4. Адресация. 5. Разрядность. 6. Кэш – память
|
|
|
|
3. Шины процессора
В основу архитектуры современных ПК положен магистрально – модульный принцип. Модульная архитектура предполагает магистральный (шинный) принцип обмена информацией между устройствами с помощью следующих шин:
- данных;
- адреса;
- управления.
Физически шины представляют собой многопроводные линии.
Шина данных
По этой шине данные, например считанные из оперативной памяти блоки информации, могут быть переданы процессору, а затем после обработки отправлены обратно в оперативную память для временного хранения. Основная характеристика шины данных – разрядность, которая определяется разрядностью процессора (количеством двоичных разрядов, обрабатываемых за один такт). Чем выше разрядность, тем больше пропускная способность. Процессоры x486 имели 32 – разрядные шины данных, Pentium – 64 – разрядные, а Pentium III – двойные 64 – разрядные.
Шина адреса
Известно, что каждое устройство ПК или ячейка оперативной памяти имеет свой адрес. Процессор выбирает устройства или ячейки памяти, в которые записывает или из которых считывает информацию по шине данных. Адрес же передается по адресной шине только в одном направлении от процессора к оперативной памяти и устройствам.
Разрядность шины адреса обуславливает количество ячеек оперативной памяти с уникальными адресами, которые можно рассчитать по формуле 2р, где р – разрядность шины адреса. Например, для 32 – разрядной шины адреса количество адресуемых ячеек памяти составляет 4 294 967 296 (232).
Шина управления
По шине управления передаются сигналы, определяющие характер обмена информацией. Сигналы управления определяют, какую операцию нужно выполнять, синхронизируют обмен информацией между устройствами и т. д.
|
|
|
4. Адресация
Почти все время работы процессора связано с оперативной памятью, из которой извлекаются и в которую заносятся данные (операнды), подлежащие обработке. Поэтому работа разбивается на несколько этапов, а их результаты сохраняются. Для этих цепей используется собственная память процессора (регистры).
Все действия по обработке данных в процессоре выполняются командами, представленными в определенном формате – комбинации размера всех полей и их расположения в команде. Команда делится на две области:
- область кода операции (указывает, что вообще необходимо делать);
- область адресов (операнд, с которым это надо делать).
Область адресов состоит из трех полей: в первых двух хранятся адреса операндов, а в третье записывается адрес результата действия над операндами.
В двухадресных командах область адресов состоит из двух полей: полей адресов первого и второго операндов, а адрес результата записывается в поле адреса первого операнда. В одноадресных командах область адресов состоит из одного поля, в котором находиться адрес операнда, а адрес второго операнда и результата совпадает с сумматором. Есть и безадресные команды.
Существует несколько типов адресации одного операнда:
- непосредственная адресация (вместо адреса операнда в команде указывается сам операнд (целое число));
- полный, или абсолютный, тип адресации (в команде указан полный адрес ячейки, где находятся данные);
- косвенная адресация (в поле адреса операнда может быть указан адрес регистра или ячейки оперативной памяти, где хранится тот же адрес, по которому можно найти ячейку с нужным операндом). Количество звеньев (или ступеней перехода) называется глубиной косвенной адресации.
Для нескольких операндов, или массивов, обычно указывается адрес массива и номер (индекс) элемента. Начальный адрес указывается в команде, где также имеется поле с номером регистра, в котором находится значение индекса или номер ячейки в массиве относительно начального адреса – модификация адресов. Существует и относительная адресация, когда в регистре указан начальный адрес, в команде – адрес этого регистра и смещение относительно начального адреса. Все остальные адреса операндов получатся суммированием адреса и смещения.
|
|
|
5. Разрядность
Первые процессорные регистры могли хранить лишь 4 – битные числа. Затем появились 8 – и 16 – битные процессоры, с появлением процессора x386 был реализован 32 – битный режим, что позволило работать с числами размерностью свыше двух миллиардов.
6. Кэш – память
Это статическая память (Statiс RAM – SRAM), которая, в отличие от динамической памяти, не требует периодической регенерации (обновления). Время доступа у этой памяти не более 2 нс., т. е. она может синхронно работать с процессором на частоте 500 МГц и более. Контроллер кэш – памяти находится в чипе северного моста чипсета материнской платы.
В x386 процессорах кэш – память объемом 128 Кб располагалась на материнской плате. Начиная с процессоров x486, появился дополнительный кэш в процессоре, работающий на его частоте, - кэш первого уровня (Level I – LI). На материнской плате устанавливается кэш второго уровня (L2). В большинстве современных процессоров кэш LI и L2 встроены в ядро процессора. Причем если в Pentium II и Pentium III кэш второго уровня работает на половинной частоте процессора, то у Celeron, AMD K6 – III, Athlon и Pentium IV – на частоте процессора, что положительно сказывается на производительности.
|
|
|
