Краткие теоретические сведения

ЛАБОРАТОРНАЯ РАБОТА АО-3

Шины расширения устройств ввода/вывода

Цель занятия:

Изучение устройства и принципов функционирования шин расширения устройств ввода-вывода персонального компьютера

 

Краткие теоретические сведения

Шины расширения предназначены для подключения различных периферийных устройств, расширяющих возможности компьютера. Подключение шин УВВ производится к южному мосту чипсета (часть I, рис.8).

Интерфейсы шин расширения IBM PC начали свою историю с 8-разрядной шины ISA. С появлением AT-286 шина была расширена, что позволило подключать большее количество адаптеров и повысить производительность обмена. С процессорами 486 появилась и другая скоростная шина – PCI. Она явилась новым типом подключения.

Появление процессоров Pentium IV и старше сопровождается активным внедрением другой скоростной последовательной шины – PCI Express. Основные характеристики шин приведены в табл. 1.

 

Таблица 1.

Шина	Пропускная способность, Мбайт/с	Разрядность данных	Разрядность адреса	Тактовая частота, МГц
ISA-8
ISA-16
PCI	133 – 533	32/64	32/64	33/66
PCI Express	496 – 15872	1/2/4/8/16/32	32/64

 

Шины расширения конструктивно оформляются в виде слотов для установки плат адаптеров. Количество и тип слотов определяют возможности функционального расширения системы.

3.1. 16-разрядная параллельная шина ISA

ISA (англ. «Industry Standard Architecture» – стандартная промышленная архитектура) – шина расширения, применявшаяся с первых моделей IBM PC и ставшая промышленным стандартом. В компьютере IBM PC XT применялась шина с разрядностью данных 8 бит и адреса – 20 бит. В компьютерах IBM PC AT шину расширили до 16 бит данных и 24 бит адреса. Конструктивно шина выполнена в виде двух слотов с шагом выводов 2,54 мм.

Шина обеспечивает своим абонентам возможность отображения 8- или 16-разрядных регистров на пространство ввода/вывода и памяти. Диапазон адресов памяти ограничен областью UMA. Диапазон адресов ввода-вывода сверху ограничен количеством используемых для дешифрации бит адреса, нижняя граница ограничена областью 0h – FFh, зарезервированных под устройства системной платы. Применяется 10-разрядная адресация, при этом диапазон адресов ограничивается областью 100h – 3FFh; 12-разрядная адресация, диапазон 100h – FFFh.

В распоряжении шины ISA – 16 может быть до 11 линий запросов прерывания и до шести 16-разрядных каналов DMA. Все перечисленные ресурсы системной шины должны быть бесконфликтно распределены между абонентами.

16-разрядная шина ISA имеет в своем составе следующие основные сигналы:

– Data [15:0] ­– шина данных;

– SBHE – признак наличия данных на линиях Data [15:8];

– Addr [19:0] – шина адреса;

– LA [23:17] – нефиксированные сигналы адреса, требующие защелкивания по спаду сигнала BALE. Такой способ подачи адреса позволяет сократить задержку, и схемам дешифрации адреса памяти плат расширения начинать декодирование несколько раньше сигнала BALE;

– AEN – разрешение адресации портов (запрещает дешифрацию адреса в цикле DMA);

– и запись и чтение порта;

– и запись и чтение памяти в диапазоне адресов до 1 Мбайт (0h – FFFFFh);

– и запись и чтение памяти в диапазоне адресов до 16 Мбайт;

– IRQ [3:7, 9:12, 14:15] – запросы прерываний. Положительный перепад сигнала вызывает запрос аппаратного прерывания. Для идентификации источника высокий уровень должен сохраняться до подтверждения прерывания процессором, что затрудняет разделяемое использование линий запроса;

– DRQ [1:3, 5:7] – запросы 16-разрядных каналов DMA (положительным перепадом);

– [1:3, 5:7] – подтверждение запросов 16-разрядных каналов DMA;

– IOCHRDY – готовность устройства, низкий уровень удлиняет текущий цикл (не более 15 мкс);

– BALE – разрешение защелки адреса. После его спада в каждом цикле процессора линии Addr [0:19] гарантированно содержат действительный адрес;

– - цикл регенерации памяти. Сигнал появляется каждые 15 мкс, при этом шина адреса указывает на очередную строку регенерации памяти;

– Reset – сигнал аппаратного сброса (активный уровень – высокий);

– Bclock – синхронизация шины с частотой около 8 МГц. Периферийные устройства могут и не использовать этот сигнал, работая только по управляющим сигналам записи и чтения;

– OSC – несинхронизированная с шиной частота 14,431 МГц (использовалась старыми дисплейными адаптерами);

– – адресуемое устройство поддерживает 16-разрядные обращения к памяти;

– – адресуемое устройство поддерживает 16-разрядные обращения к портам;

– – запрос от устройства, использующего 16-разрядный канал DMA на управление шиной. При получении подтверждения DACK [5:7] Bus-Master может захватить шину.

Временные диаграммы циклов чтения или записи памяти или ввода-вывода представлены на рис.4. Условный сигнал CMD изображает один из сигналов:

– , – в цикле чтения памяти;

– , – в цикле записи памяти;

– и – в цикле записи или чтения порта ввода/вывода.

 

 

Рисунок 4. Диаграмма обмена на шине ISA-16

 

Применение шины ISA-16 в составе современных ПЭВМ в настоящее время не наблюдается, в силу ее низкой разрядности и производительности. Однако, рассматривая эту шину, необходимо учесть ее важное значение как этапа эволюционного развития шин УВВ ПЭВМ. К тому же, применение этой шины в составе промышленных ЭВМ имеет устойчивую тенденцию. При этом используется промышленный вариант шины ISA-16 (носящий наименование PC/104), который полностью совместим по электрическим сигналам, но имеет собственный конструктив.

Завершая краткий обзор шины ISA-16, отметим, что рассмотренная шина УВВ является классической полноразмерной параллельной шиной, обеспечивающей обмен данными с малой и средней производительностью.

3.2. 32-разрядная параллельная шина PCI

PCI (англ. «Peripheral Component Interconnect») – шина подключения периферийных компонентов. PCI разрабатывалась в расчете на Pentium-системы, но хорошо сочетается и с Intel 486 процессорами. PCI – высокопроизводительная шина. При частоте шины 20-33 МГц теоретическая максимальная скорость достигает 132/264 Мбайт/с для 32/64 бит.

Шина является синхронной – фиксация всех сигналов выполняется по фронту сигнала CLK. Версия 2.1 допускает частоту до 66 МГц при согласии всех абонентов шины. В каждой транзакции участвуют два устройства - инициатор обмена (Master) и целевое устройство (Slave).

Шина PCI все транзакции трактует как пакетные: каждая транзакция начинается фазой адреса, за которой может следовать одна или несколько фаз данных. Четыре мультиплексированные линии [3:0] используются для кодирования команд в фазе адреса и разрешения байт в фазе данных.

В начале транзакции инициатор активирует сигнал , по шине AD передает целевой адрес, а по линиям информацию о команде. Адресованное целевое устройство отзывается сигналом DEVSEL, после чего инициатор может указать на свою готовность к обмену сигналом . Когда к обмену данными будет готово и целевое устройство, оно установит сигнал . Данные по шине AD могут передаваться только при одновременном наличии сигналов и . С помощью этих сигналов инициатор и целевое устройство согласуют свои скорости, вводя такты ожидания (см. рис. 5).

Количество циклов данных в пакете заранее неопределенно, но перед последним циклом инициатор обмена при введенном сигнале снимает сигнал . После последней фазы данных инициатор снимает сигнал и шина переходит в состояние покоя – оба сигнала и находятся в пассивном состоянии.

Арбитражем запросов на использование шины занимается специальный функциональный узел, входящий в состав чипсета системной платы. Каждое устройство-инициатор имеет пару сигналов – для запроса на управление шиной и – предоставление управления шиной. Схема приоритетов определяется программированием арбитра.

Адресация памяти, портов и конфигурационных регистров различна. Байты шины AD, несущие действительную информацию, выбираются сигналами [3:0] в фазах данных. В циклах обращения к портам ввода/вывода для адресации любого байта используются все линии AD [31:0]. Команды шины PCI определяются значениями бит в фазе адреса (см. табл. 2).

 

Рисунок 5. Диаграмма обмена на шине PCI

 

В командах чтения и записи ввода/вывода линии AD содержат адрес байта. Порты PCI могут быть 8- или 16-разрядными. Для адресации портов на шине PCI доступны все 32 разряда адреса, но процессоры x86 могут использовать только младшие 16 разрядов. На адресное пространство PCI влияет и 10-разрядное декодирование адреса, принятое в традиционной шине ISA.

 

Таблица 2.

[3:0]	Тип команды
	I/O Read
	I/O Write
	Memory Read
	Memory Write
	Configuration Read
	Configuration Write

В командах чтения и записи памяти шина AD содержит адреса двойных слов, и линии AD0, AD1 не должны декодироваться – на конкретные байты указывают сигналы [3:0].

Основные сигналы шины PCI:]

– AD [31:0] – Address/Data – мультиплексированная шина адреса/данных. Адрес передается в начале транзакции, в последующих тактах передаются данные;

– [3:0] – Command/Byte Enable – команда/разрешение обращения к байтам. Команда, определяющая тип очередного цикла шины (чтение/запись памяти, ввод/вывод, конфигурационное чтение/запись, подтверждение прерывания) задается четырехразрядным кодом в фазе адреса;

– – Кадр. Введением сигнала отмечается начало транзакции (фаза адреса), снятие сигнала указывает на то, что последующий цикл передачи данных является последним в транзакции;

– – Device Select – устройство выбрано (ответ целевого устройства на адресованную к нему транзакцию);

– – Initiator Ready – готовность инициатора к обмену данными;

– – Target Ready – готовность целевого устройства к обмену данными;

– – запрос целевого устройства к инициатору на останов текущей транзакции;

– , , , – Interrupt A, B, C, D – линии запросов прерывания. Запрос по низкому уровню допускает разделяемое использование линий;

– CLK – Clock – тактовая частота шины, допустима до 66,6 МГц.

3.3. Последовательная шина PCI Express

PCI Express – новая архитектура соединения компонентов, известная и под названием 3GIO (англ. «3-Generation Input/Output» – ввод/вывод 3-го поколения). Здесь шинное соединение устройств с параллельным интерфейсом заменено двухточечными последовательными соединениями через коммутаторы. В этой архитектуре сохраняются многие программные черты шины PCI, что обеспечивает плавный переход от PCI к PCI Express. Протокол PCI Express характерен малыми накладными расходами и малыми задержками выполнения транзакций.

Физически PCI Express представляет собой совокупность независимых самостоятельных последовательных каналов передачи данных. Сигнальный уровень 0,8 В. Каждый канал состоит из двух дифференциальных сигнальных пар, причем передача данных по этим сигнальным парам может одновременно осуществляться как в одну, так и в противоположные стороны (дуплекс).

Шина использует избыточное защищенное от помех кодирование – каждый байт при передаче представляется десятью битами. Пропускная способность 250 Мбайт/с для одного канала в каждом направлении одновременно, однако, следует учесть, что эффективная скорость передачи данных за вычетом избыточного кодирования составляет 200 Мбайт/с.

Стандартизованы 1, 2, 4, 8, 16 и 32-канальные варианты (до 6,4 эффективных Гбайт/с соответственно при передаче в одну сторону, и вдвое больше при передаче в обоих направлениях). При передаче данных они передаются параллельно (но не синхронно) по всем доступным каналам.

Основные отличия PCI Express от PCI:

– новая шина последовательна, а не параллельна. Основные преимущества – снижение стоимости, миниатюризация, лучшее масштабирование, более выгодные электрические и частотные параметры;

– спецификация разделена на целый стек протоколов, каждый уровень которого может быть усовершенствован, упрощен или заменен, не сказываясь на остальных. Может быть использован иной носитель сигнала (оптический или электрический) или может быть упразднена маршрутизация в случае выделенного канала только для одного устройства. Могут быть добавлены дополнительные контрольные возможности. Развитие такой шины будет происходить гораздо менее болезненно – увеличение пропускной способности не потребует изменять контрольный протокол и наоборот;

– в изначальной спецификации заложены возможности горячей замены карт, создания виртуальных каналов, контроля целостности передаваемых данных, возможности управления питанием.

Шина PCI Express характеризуется более широкими диапазонами применимости, более удобным масштабированием и адаптацией, богатым выбором изначально заложенных возможностей.

Поделиться:

Воспользуйтесь поиском по сайту: