Главная | Обратная связь | Поможем написать вашу работу!

Эксперимент 5. Исследование вычитающего счетчика.

а) Соберите схему, изображенную на рис. 2.18. Включите схему. Зарисуйте временные диаграммы работы вычитающего счетчика в раздел "Результаты экспериментов".

Рис. 2.18

б) Запишите числа, формируемые инверсными выходами счетчика.

Эксперимент 6. Исследование счетчика с измененным коэффициентом пересчета

Соберите схему, изображенную на рис. 2.19. Включите схему. Подавая на вход схемы тактовые импульсы при помощи ключа С и наблюдая состояние выходов счетчика при помощи светодиодных индикаторов, составьте временные диаграммы работы счетчика и определите коэффициент пересчета. Результаты занесите в раздел "Результаты экспериментов".

Рис. 2.19

2.6 Результаты экспериментов:

Эксперимент 1. Исследование -триггера.

Таблица функций возбуждения.

Таблица 2.8 -

Эксперимент 2. Исследование JK-триггера.

б) таблица функций возбуждения

Таблица 2.9 -

в) диаграмма работы триггера

Эксперимент 3. Исследование JK-триггера в счетном режиме (Т-триггер)

Диаграмма работы триггера.

Эксперимент 4. Исследование суммирующего счетчика.

Временные диаграммы.

Эксперимент 5. Исследование вычитающего счетчика.

а) временные диаграммы

б) временные диаграммы

Эксперимент 6. Исследование счетчика с измененным коэффициентом пересчета.

Временные диаграммы

ЛАБОРАТОРНАЯ РАБОТА №3

«Исследование сумматоров и регистров»

3.1 Цель работы:

-Ознакомится с назначением и принципом действия сумматоров;

-Ознакомится с практической схемой сумматора и исследовать её;

-Ознакомится с назначением и принципом действия регистров;

-Ознакомиться с практической схемой сдвигового регистра и исследовать его.

3.2 Приборы и элементы:

- Учебный стенд по автоматике и вычислительной технике;

- Осциллограф С1-118А;

- Соединительные проводники.

3.3 Краткие сведения из теории:

Сумматоры

Сумматоры представляют собой функциональные узлы, выполняющие операцию сложения чисел. В устройствах дискретной техники суммирование осуществляется в двоичном или, реже, в двоично-десятичном коде. По характеру действия сумматоры подразделяются на две категории: комбинационные – как и все ранее рассмотренные узлы, не имеющие элементов памяти; накопительные – сохраняющие результаты вычислений. В свою очередь, каждый из сумматоров, оперирующий с многоразрядными слагаемыми, в зависимости от способа обработки чисел может быть отнесен к последовательному или параллельному типу.

Сумматоры, выполненные в виде самостоятельных микросхем – комбинационные, и речь в дальнейшем будет идти только о них.

Как последовательные, так и параллельные сумматоры строятся на основе одноразрядных суммирующих схем. Сложение чисел в последовательных сумматорах осуществляется поразрядно, последовательно во времени. В сумматорах параллельного типа действия сложение всех разрядов много разрядных чисел происходит одновременно.

Полусумматор

Простейшим суммирующим элементом является полусумматор. Происхождение этого термина станет ясным в ходе изложения. Он имеет (см рис.) два входа А и В для двух слагаемых и два выхода: S(сумма) и P(перенос). Обозначением полусумматора служат буквы HS (HalfSum – полусумма), работу прибора отражает таблица истинности:

Входы	Выходы
A	B	P	S

Полусумматор имеет два входа и пригоден для использования только в младших разряде. Устройство для суммирования многоразрядных чисел должно иметь, начиная со второго разряда, три входа (см. рис. 3.1): два для слагаемых Ai и Bi и один для сигнала переноса Pi-1 с предыдущего разряда. Этот узел – сумматор можно представить как объединение двух полусумматоров:

Рис. 3.1.

Первый полусумматор служит для сложения двух чисел, принадлежащих одному разряду, и обеспечивает выход промежуточной суммы Si и переноса Pi. Второй полусумматор складывает перенос с предыдущего разряда Pi-1 с промежуточной суммой Si. Функции выходов S и P для этого случая определяется как:

S=(A+B)+Pi-1; (3.1)

Pi+1=AiBi ^ (A+B) Pi-1 (3.2)

Операции сложения подчиняется переносительному закону, из которого следует, что входы сумматора можно менять местами без ущерба для результата.

Исходя из таблицы истинности сумматора, можно написать следующие булевы уравнения для сигналов суммы и переноса:

_ _ _ __ _ __

Si=AiBiPi-1 ^ AiBiPi-1 ^ AiBiPi-1 ^ AiBiPi-1 (3.3)

_ _ __

Pi=AiBiPi-1 ^ AiBiPi-1 ^ AiBiPi-1 ^ AiBiPi-1 (3.4)

В уравнениях 3.3 и 3.4 представлены только те члены, для которых Si=1 и Pi=1, т.е. первый член функции Si относится к первой строке таблицы истинности, второй член ко второй и т.д. Сходным образом для функции P первый член принадлежит третей строке, второй- пятой и так до седьмой.

Уравнения 3.3 и 3.4 поддаются оптимизации, в результате которой получается:

_ _ _

Si = AiPi ^ BiPi ^ Pi-1Pi ^ AiBiPi-1 (3.5)

Pi = BiPi-1 ^ AiPi-1 ^ AiBi (3.6)

Легко убедится, что оба уравнения удовлетворяют таблице истинности, как и уравнения 3.3 и 3.4. Это следует прямо из данных таблицы истинности, а именно из того, что Pi=1, если по меньшей мере на двух входах из трёх присутствует 1. Так же можно показать отсутствие в уравнении 6 члена AiBiPi, характеризующего последнюю строку таблицы истинности, т.к. достаточно двум его членам быть равными 1.

В микросхемах-сумматорах в качестве базового узла используется сумматор, логическая структура которого реализована на основе формул 3.5 и 3.6.

Как уже говорилось, суммирование многоразрядных чисел может быть последовательное либо параллельное. При последовательном вводе используется один, общий для всех разрядов полный сумматор с дополнительной цепью задержки. Оба слагаемых кодируются последовательностями импульсов, которые синхронно вводятся в сумматор через входы A и B, начиная с младших разрядов. Цепь задержки обеспечивает хранение импульса переноса Pi+1 на время одного такта, т.е. до прихода пары слагаемых следующего разряда, с которыми он будет просуммирован. Задержку обеспечивает D-триггер (триггер задержки). Для хранения и ввода слагаемых А и В, а так же для преобразования последовательного кода выходных импульсов в параллельный применяют регистры сдвига. Работа регистров и схемы задержки синхронизируется общим генератором тактовых импульсов.

Достоинство последовательных сумматоров – малые аппаратные затраты. К недостаткам их следует отнести сравнительно невысокое быстродействие, поскольку одновременно суммируется лишь пара слагаемых.

Принцип действия n-разрядного параллельного сумматора с последовательным переносам следующий. Число сумматоров равно числу разрядов. Выход переноса P каждого сумматора соединен со входом переноса следующего, более старшего разряда. На входе переноса сумматора первого разряда установлен потенциал U0, поскольку сигнал переноса сюда не поступает. Слагаемые Ai и Bi складывается во всех разрядах одновременно, а перенос P поступает с окончанием операций сложения в предыдущем разряде.

Быстродействие многоразрядных сумматоров подобного вида ограничено задержкой переноса, т.к. формирование сигнала переноса на выходе старшего разряда не может произойти до тех пор, пока сигнал переноса с младшего разряда не распространится по всей системе.

Время переноса можно уменьшить, вводя параллельный перенос, для чего используются специальные узлы – блоки ускоренного (сквозного) переноса. Их принцип заключается в том, что для каждого двоичного разряда дополнительно находятся два сигнала: образование переноса G и его распространение H. Эти функции определяются следующим образом:

Gi = AiBi (3.7)

Hi=Ai^Bi (3.8)

В случае Gi=1, т.е. Ai=Bi=1, в данном i-ом разряде формируется сигнал переноса Pi в следующий высший разряд независимо от формирования функций суммы в предыдущих. Если хотя бы одно из слагаемых Ai или Bi равно 1 (Hi=1), то перенос в последующий разряд произойдет при наличии сигнала переноса из предыдущего. Если функции распространения в двух соседних разрядах равны 1, и при этом существует перенос Pi-1 из предыдущего разряда, то перенос производится непосредственно в разряд номер i+2.

Процесс формирования ускоренного переноса описывается следующим уравнением:

Pi=Gi ^ HiGi-1 ^ HiHi-1Gi-2 ^ … ^ HiHi-1…H2H1P0 (3.9)

Регистры

Регистр - это узел вычислительной машины, который служит для хранения чисел и команд, регистры могут быть одноразрядными и много разрядными. По функциональному значению регистры делятся на регистры памяти или статические и регистры сдвига или динамические. Регистры памяти осуществляют приём и хранение чисел только в параллельном коде и представляют собой набор триггеров, в ряде случаев имеющие общие схемы синхронизации. Количество триггеров определяет разрядность регистра памяти. В зависимости от входов, реализованных в используемых триггерах, регистр осуществляет выдачу хранимого кода в памяти, инверсном или парафазном коде. Для построения регистров используются RS-триггеры, D-триггеры и JK- триггеры.

Сдвиговые регистры осуществляют не только хранение, но и как следует из названия, сдвиг хранящихся в них данных. Они используют для преобразования последовательного кода числа в параллельный и, наоборот, для сдвигов кодов чисел на определённое количество разрядов вправо или в лево, что бывает необходимо при нормализации чисел. Для реализации этих функций в сдвиговых регистрах информационные входы триггеров связаны с соответствующими выходами других триггеров, входящих в регистр.

DS Q0 Сдвиг по C1 C1

D T C

D TT0

Сдвиг

D TT1

D TT2

DS RG Q0 Q1 C Q2 Q3

D TT3

Рис. 3.2

Регистр (рис. 3.2) работает следующим образом: с приходом положительного импульса синхронизации (или тактового импульса) первый триггер перейдёт в нулевое состояние, так как на вход D до прихода импульса синхронизации поступал нулевой сигнал. Во второй триггер будет записываться состояние первого и так далее, в каждый следующий триггер будет записываться состояние предыдущего. Следовательно, число в регистре будет сдвинуто на бит числа. Под действием каждого последующего импульса синхронизации на выходе регистра (выход последнего триггера) получаем поочерёдно каждый разряд записанного числа, начиная с младшего, т.е. в последовательном коде. Поэтому сдвиговые регистры иногда называются последовательными.

Регистры, в которых сдвиг информации может быть осуществлён как вправо, так и влево называются реверсивными и направление сдвига числа зависит от управляющего сигнала. Для реализации реверсивных регистров обычно используют два сигнала направления, и на вход триггеров регистра помещается логический элемент 2И-ИЛИ-НЕ.

< C S0 RG S1 DR Q0 D0 Q1 D1 Q2 D2 Q3 D3 DL R

SL PL SR C R DR:

D TT < C i R

Y Qi

Рис. 3.3

Регистр (рис. 3.3) работает следующим образом: допустим, что в регистре записано двоичное число 010. При наличии управляющего сигнала «Сдвиг вправо» с приходом положительного импульса синхронизации (или тактового импульса) триггер Т2 останется в нулевом состоянии, т.к. на вход D через элементы И-ИЛИ-НЕ до прихода импульса синхронизации поступал нулевой сигнал. По этой же причине T1 будет переключён в нулевое состояние, а триггер T0 - в единичное, т.к. на вход D поступал единичный сигнал. Таким образом, число в регистре будет сдвинуто на один разряд вправо. С приходом второго импульса синхронизации триггеры T2 и T1 останутся в нулевом состоянии, а T0 будет переключён из единичного состояние в нулевое. На входе регистра под действием каждого импульса синхронизации получаем поочерёдно каждый разряд записанного числа, начиная с младшего, т.е. в последовательном коде. Таким образом, реверсивный регистр работает аналогично однонаправленному сдвиговому регистру за исключением наличия дополнительных входов направления сдвига.

Сдвиговые регистры можно построить так, чтобы при считывании в них сохранялась ранее записанная информация. При считывании числа из сдвигового во все его триггеры устанавливаются в состояние нуля, то есть информация в них не сохраняется после считывания. Если же иметь цепь связи старшего разряда с младшим, то при прохождении тактовых импульсов код каждого разряда будет последовательно поступать не только на выходы регистра, но и на вход старшего разряда (при сдвиге вправо) для перезаписи. Благодаря этому при непрерывном поступлении тактовых импульсов записанное число в регистре будет циркулировать, т.е. информация не потеряется. Регистры такого типа называются кольцевыми.

Сдвиговые регистры, реализованные в виде интегральных микросхем, обычно имеют дополнительные входы для записи параллельного кода и одновременного сброса всех триггеров в нулевое состояние. Для этого обычно используются асинхронные R и S входы триггеров, поэтому эти функции являются приоритетными. Временные параметры интегральных микросхем регистров определяются триггерами, на основе которых построены регистры, поэтому их временные параметры совпадают.

3.4 Контрольные вопросы:

1. Для чего предназначены сумматоры, и каких типов они бывают?

2. Начертите схему сумматора и поясните его работу.

3. На каких логических элементах могут быть реализованы сумматоры?

4. Для чего предназначены регистры, и каких типов они бывают?

5. Начертите схему цепи сдвига реверсивного регистра и поясните его работу.

6. На каких триггерах могут быть реализованы регистры?

7. Какие регистры называются кольцевыми?

8. Перечислите временные параметры регистров.

3.5 Порядок проведения экспериментов:

⇐ Предыдущая 1 2 3 4 5 6 7 89