Применение моделирующей системы microcap-9 в задачах построения простейших цифровых схем

Лабораторная работа № 1

 

Цель работы: ознакомление с правилами моделирования цифровых схем с помощью MicroCap-9

 

1. ИССЛЕДОВАНИЕ БАЗОВЫХ ЦИФРОВЫХ ЭЛЕМЕНТОВ ЦВМ

С ПОМОЩЬЮ МОДЕЛИРУЮЩЕЙ СИСТЕМЫ MICROСAP-9

 

Моделирующая система MicroCap используется для моделирования цифровых схем малой и средней интеграции с целью их синтеза и проверки работоспособности.

В моделирующей системе используются цифровые микросхемы, перечисленные в табл. 1 (В таблице приведена часть микросхем, недостающие следует брать непосредственно из MicroCap-9).

Таблица 1

Микросхема	Логическая функция	Количество элементов на кристалле	Количество входов одного элемента
К155ЛН1 К155ЛП4 К155ЛИ1 К155ЛИ3 К155ЛИ6 К155ЛП5 К155ЛЛ1 К155ЛА3 К155ЛА1 К155ЛА4 К155ЛА2 К155ЛЕ4 К155ЛЕ1 К155ЛР1 К555ЛР11 К555ЛР13	НЕ Буфер И И И mod2 ИЛИ И-НЕ И-НЕ И-НЕ И-НЕ ИЛИ-НЕ ИЛИ-НЕ И-ИЛИ-НЕ И-ИЛИ-НЕ И-ИЛИ-НЕ		6/4
Продолжение табл.1
Микросхема	Логическая функция	Количество элементов на кристалле	Количество входов одного элемента
К155ЛР4 К155ЛД1 К555ИД7 К155ИР1 К555СП1 К555ИД6 К155ИЕ2 К155ИЕ4 К155ИЕ5 К155ИМ3 К155ТМ2 К155ТВ15 К155ТВ1 К155ЛП8 К155ИД4   КР531ИД7 К155КП2   К155КП7 КР531КП11   К555ИЕ13   КМ555ИЕ9	И-ИЛИ-НЕ Расширитель Дешифратор Регистр Сравнение двух чисел Дешифратор Счетчик Счетчик Счетчик Сумматор D-триггер J-K-триггер J-K-триггер Повторитель Сдвоенный дешифратор 2 – 4 Дешифратор 3 – 8 Сдвоенный мультиплексор 4 – 1 Мультиплексор 8 – 1 Четырехразрядный мультиплексор 2 – 1 Реверсивный двоичный счетчик Синхронный десятичный счетчик		3/3 4/4 4/4/3 - - - 4/4/1 2/2   3/3 4/3   8/4 8/2

 

Для того чтобы провести имитационное моделирование, необходимо из пункта меню Компоненты выбрать из подменю Russian Digital необходимый элемент и поместить его на стол моделирования. Данная процедура повторяется столько раз, сколько необходимо для того, чтобы все элементы цифровой схемы находились на столе.

Для того чтобы произвести соединение выводов элементов, необходимо войти в режим соединения ОПЦИИ \ Команды графического редактора или воспользоваться иконками из панели инструментов. Работоспособность схемы определяется следующим путем: выбираются необходимые генераторы либо устанавливаются необходимые фиксированные значения сигнала из пункта меню Компоненты \ Компоненты \ Генераторы и их выходы подключаются ко входам скомпилированной схемы в режиме ОПЦИИ \ Команды графического редактора или воспользоваться иконками из панели инструментов. Затем просматриваются номера узлов (выводов), на которых необходимо проверить значение сигнала (Alt+1 или пункт меню Анализ \ Исследование переходных процессов в режиме PROBE), и в появившемся диалоговом окне перечисляются выбранные ранее номера узлов в виде одной из функций d(n), bin(1,..., n), oct(1,..., n), dec(1,..., n), hex(1,..., n). В поле Временных диаграмм (Time Range) указывается временной интервал расчета схемы в микросекундах, например 2u (где u обозначает микросекунды) или 3u, 1u. В первом случае временной интервал составляет отрезок 0...2 мкс, а во втором случае – 1...3 мкс. Остальные параметры оставить по умолчанию или, при желании, нажав кнопку Help... в окне Исследование переходных процессов в режиме PROBE, узнать все дополнительные возможности цифрового анализа самостоятельно.

Логические элементы "Повторитель" с тремя состояниями выхода осуществляют передачу сигналов со входа Х на выход при наличии уровня логического нуля на управляющем входе EZ. При наличии на входе EZ уровня логической единицы выход элемента переходит в высокоимпедансное состояние.

Логические элементы "Расширитель" (обозначенные символом " & ", со входами К и Е) при подключении к расширяемому элементу И-ИЛИ-НЕ выполняют функцию И - конъюнкции входных переменных, а расширяемый элемент - функцию ИЛИ-НЕ. Соединяемые выводы расширителя и расширяемого элемента обозначены буквами К и Е.

Триггер J-K (К155ТВ1) – универсальный двухступенчатый триггер. Его изображение на электрических схемах показано на рис.1. На рис.2 показана принципиальная схема данного триггера.

Вторая ступень триггера имеет инверсные входы установки и сброса . Каждый из входов J и K снабжен трехвходовым логическим элементом, поэтому у микросхемы три входа J и три входа К. У триггера есть тактовый вход и выходы Q и . Управление состоянием триггера по входам и происходит согласно табл.2. Когда на входах и присутствуют напряжения высокого уровня, в триггер можно записывать информацию через входы J и K либо хранить ее (см. табл.3). Состояния двухступенчатого триггера переключаются срезом положительного тактового импульса; JK – информация записывается в первую ступень, когда напряжение тактового входа переходит на высокий уровень и переписывается во вторую ступень по отрицательному перепаду тактового импульса от 1 к 0 (табл.3). Состояния выходов Q и определены, если на входы и одновременно подать напряжение низкого уровня. Кроме того, сигналы на входах не меняются, если на входе присутствует напряжение высокого уровня.

Входы и – асинхронные с активным низким уровнем. Когда на эти входы поданы противоположные уровни 1 и 0, входы , J и K действовать не будут. Счетный режим реализуется, если на входы J и K одновременно подается 1. В данном случае триггер будет срабатывать по синхроимпульсу. Временные диаграммы работы J-K-триггера даны на рис.3 и 4.

Рис.1

Рис.2

 

 

Таблица 2

Переходы триггера в R-S-режиме

 

Режим работы	Входы	Выходы
`		Q
Асинхронная установка   Асинхронный сброс   Хранение   Неопределенность			Q

 

Таблица 3

Переходы J-K-триггера в синхронном режиме

 

Режим работы	Входы	Выходы
			J	K	Q
Загрузка 0 (сброс) Загрузка 1(установка) Хранение (нет изменений) Переключение (счетный режим)			ûùë ûùë ûùë ûùë			Q	Q

 

 

J-K-режим синхронный. На входах J и K триггер имеет трехвходовые логические схемы И. Триггер переключается только под действием синхронизирующего импульса. Это необходимо при работе с несколькими триггерами, например, в регистрах, для обеспечения одновременного приема информации в узлах ЦВМ.

Управление триггером в J-K - режиме возможно только при одновременной подаче разнополярных сигналов на входы J и K и синхронизирующего импульса. При подаче на входы J и K нулевого сигнала триггер сохраняет предыдущее состояние. При подаче в триггер только сигнала синхронизации он работает в счетном режиме. Счетный режим реализуется, если на входы J и K подавать единицу (+5 В). Временные диаграммы работы J-K-триггера в различных режимах даны на рис.3 и 4.

Рис.3. Временная диаграмма J-K-триггера (асинхронный режим)

Рис.4. Временная диаграмма J-K триггера (счетный режим)

 

D-триггер (К155ТМ2). Триггер типа D имеет расширенную функциональную схему (рис.5). Триггер может работать в двух режимах: синхронном, при котором управление производится по входу D, и асинхронном - управление по R-S-входам.

Синхронный режим D-триггера. Триггер переключается при переходе сигнала на входе С от низкого уровня (логический 0) к высокому уровню (логическая 1). В табл.4 приведены состояния триггера в синхронном режиме. При этом Q(t) - исходное состояние до подачи синхроимпульса, Q(t+1) - состояние триггера по окончании воздействия синхроимпульса.

Рис.5

 

Таблица 4

Переходы D-триггера в синхронном режиме

 

Режим работы	Входы	Выходы
		C	D	Q(t)		Q(t+1)
Загрузка 0 (сброс) Загрузка 1(установка) Загрузка 0 (сброс) Загрузка 1(установка)			ûé ûé ûé ûé

 

Триггер является элементом задержки, так как переключается передним фронтом сигнала синхронизации, что показано на временной диаграмме (рис.6).

R-S-режим асинхронный. Переключение триггера производится сигналами низкого уровня, подаваемыми на вход сброса R или вход установки S (табл.2).

 

Рис.6. Временная диаграмма D-триггера

Сдвоенный дешифратор 2 – 4 (К155ИД4, рис.7) может выполнять функции двойного дешифратора 2 - 4, двойного мультиплексора 1 - 4, дешифратора 3 - 8, мультиплексора 1 - 8. Микросхема имеет два адресных входа 1 и 2, предназначенных для одновременного управления выходными состояниями дешифраторов каждой из двух частей схемы. В каждой части схемы имеются отдельные стробирующие входы – и RD2 для верхней группы и для нижней группы.

 

 

Рис.7

 

Режим работы дешифратора приведен в табл. 5.

 

Таблица 5

Состояние входов

Состояние выходов

Дешифратор DCA

Дешифратор DCB

Х Х

Х Х

Х

Х

Х

Х

 

Примечание: Х - значение сигнала на входе любое - 0 или 1, не влияет на состояние выходов.

Двоичный дешифратор 3 – 8 (К155ИД7, рис.8) обеспечивает преобразование трехразрядного двоичного числа, подаваемого на входы 1, 2, 4 в десятичное число от нуля до семи на выходах дешифратора 0, 1...7.

 

Рис.8

 

 

Выход дешифратора выбранного канала имеет низкий уровень, остальные выходы - высокий. Разрешение выхода дешифратора определяется тремя входами в функции , т.е. функционирование дешифратора разрешено при логической единице на входе RD1 и логическом нуле на обоих входах или . Такая организация разрешения выхода обеспечивает возможность каскадирования дешифраторов и реализации различных вариантов управления. Таблица истинности приведена в табл.6.

 

Таблица 6

Состояние входов

Состояние выходов

 

Сдвоенный мультиплексор 4 – 1 (К155КП2, рис.9) позволяет решать следующие задачи:

- выбор одного из информационных каналов;

- реализация логической функции параллельно - последовательного преобразователя;

- мультиплексирование с четырех линий на одну.

 

Рис.9

 

Сигнал на выходе мультиплексора с канала, определяемого адресными входами 1 и 2, появляется только при наличии на входе ERD уровня логического нуля. Таблица истинности состояний мультиплексора приведена в табл.7.

 

 

Таблица 7

Адресные входы

Входы верхние

Выход

Входы нижние

Выход 1

Х

Х

Х Х Х Х Х Х Х

Х Х Х Х Х Х Х

Х Х Х Х Х Х Х

Х Х Х Х Х Х Х 0

Х Х Х Х Х Х Х

Х Х Х 0 Х Х Х Х

Х Х Х Х Х Х Х

Х Х Х Х Х Х Х 0

 

Примечание: Х - значение сигнала на входе любое - 0 или 1, не влияет на состояние выходов.

Мультиплексор на 8 каналов (К155КП7, рис.10) осуществляет передачу информации с одного из входов 0, 1,..., 7, выбранного по коду адреса на адресных входах 1, 2, 4 при наличии потенциала низкого уровня на входе стробирования ERD на выход.

Рис.10

 

Таблица истинности состояний приведена в табл. 8.

 

Таблица 8

Состояния входов

Состояние выхода

информационных

адресных

прямого

инверсного

Х Х Х Х Х Х Х Х Х Х Х Х Х Х Х

Х Х Х 0 Х Х Х Х Х Х Х Х Х Х Х Х

Х Х Х Х Х 0 Х Х Х Х Х Х Х Х Х Х

Х Х Х Х Х Х Х 0 Х Х Х Х Х Х Х Х

Х Х Х Х Х Х Х Х Х 0 Х Х Х Х Х Х

Х Х Х Х Х Х Х Х Х Х Х Х Х Х Х

Х Х Х Х Х Х Х Х Х Х Х Х Х 0 Х Х

Х Х Х Х Х Х Х Х Х Х Х Х Х Х Х

Х

Х

Х

 

Примечание: Х - значение сигнала на входе любое - 0 или 1, не влияет на состояние выходов.

 

 

Четырехразрядный мультиплексор 2 – 1(КР533КП11, рис.11) осуществляет передачу информации с одного из двух входов, выбранных с помощью адресного сигнала А на выход существующего разряда при наличии на стробирующем входе EZ сигнала низкого уровня. При подаче на вход EZ сигнала высокого уровня все выходы Z0, Z1, Z2, Z3 мультиплексора устанавливаются в состояние высокого импеданса.

 

 

Рис.11

 

 

Таблица истинности состояний приведена в табл.9.

 

Таблица 9

Состояния входов

Состояние выходов

информационных

EZ

адрес А

Z0

Z1

Z2

Z3

В0

С0

В1

С1

В2

С2

В3

С3

Х

Х

Х

Х

Х

Х

Х

Х

Х

Z

Z

Z

Z

 

Примечание: Х - значение сигнала на входе любое - 0 или 1, не влияет на состояние выходов; Z - состояние высокого импеданса.

Реверсивный двоичный счетчик (К555ИЕ13, рис.12) может работать в режимах прямого и обратного счета.

 

Рис.12

 

 

Импульсы счета подаются на вход С и счетчик складывает (вычитает) их при наличии разрешающего сигнала счета на входе ЕС (низкий уровень). Направление счета определяется потенциалом на входе направления счета Е+ + 1, Е - 1. Уровень логического нуля определяет направление прямого счета, а уровень логической единицы - направление обратного счета.

При счете в прямом направлении при переполнении вырабатывается сигнал переноса СR, при счете в обратном направлении - сигнал заема ВR.

В счетчике также имеется возможность установки начального значения счета. Состояние входов D1,..., D4 записывается в счетчик по синхроимпульсу С при наличии уровня логического нуля на входе EWR. Одновременная подача уровня логического нуля на входы EC и EWR запрещена.

 

Синхронный двоично-десятичный счетчик (КМ555ИЕ9, рис.13) с возможностью синхронной установки в произвольное состояние, асинхронным сбросом и счетным выходом.

 

Рис.13

 

Счетчик устанавливается в предварительное состояние при наличии на входе EWR уровня логического нуля. При этом состояние входов 1, 2, 4, 8 записывается в счетчик по положительному перепаду на входе синхронизации С. На входы 1, 2, 4, 8 могут быть поданы коды от 0 до 9. В режиме записи состояния входов ЕС1 и ЕС2 могут быть любыми.

Схема устанавливается в нулевое состояние подачей на вход R уровня логического нуля. Счет происходит при наличии на входах ЕС1, ЕС2 и EWR уровня логической единицы. Сигнал переноса положительной полярности вырабатывается длительностью в один период импульсов синхронизации, на входе CR устанавливается уровень логической единицы, после десятого - уровень логического нуля.

 

2. ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ

 

1. Получить задание в соответствии с номером варианта по табл.10.

2. В домашних условиях выполнить теоретическую, расчетную и графическую части задания в виде предварительной составляющей отчета.

3. Произвести синтез схемы и составить отчет.

4. Скомпилировать и проверить работу схемы в моделирующей системе MicroCap-9 по правилам, указанным в разд. 1 лабораторной работы.

5. Результаты работы показать преподавателю.

 

 

3. ИНДИВИДУАЛЬНЫЕ ЗАДАНИЯ

 

Таблица 10

№ варианта	Реализовать логическую функцию	Синтезировать комбинационную схему	Проверить работу триггера
		Мультиплексор (4-1)	R-S асинхронный
		Триггер Т	J-K синхронный
		Комбинационный SM на два входа	Счетный из J-K синхронного
		Триггер D	D синхронный
		Комбинационный SM, mod 2	J-K синхронный
		Триггер RST	Счетный из D синхронного
		Демультиплексор (1-4)	J-K с установкой начального значения
		Триггер J-K	D синхронный со сбросом
		Мультиплексор (4-1)	J-K синхронный
		Дешифратор (2-4)	R-S асинхронный
	`	Триггер D	J-K синхронный
		Триггер D	D синхронный с установкой начальных значений
		Шифратор CD 4-2	R-S асинхронный
		Триггер RST	Счетный из D синхронного
		Комбинационный SM	J-K синхронный со сбросом

 

4. КОНТРОЛЬНЫЕ ВОПРОСЫ

 

1. Чем определяется нагрузочная способность ЛЭ?

2. Какую логическую функцию реализуют схемы а), б)

3. Для чего служат расширители; как изменяются при их использовании параметры ЛЭ?

4. Сколько корпусов ИС требуется для реализации логической функции

5. Как отражается на работе ЛЭ неиспользуемый вход?

 

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

 

1. Угрюмов Е.П. Проектирование элементов и узлов ЦВМ. М: Высш. шк., 2004.

 

ОБЩИЕ ТРЕБОВАНИЯ БЕЗОПАСНОСТИ

 

К выполнению лабораторных работ студенты допускаются только после проведения преподавателем инструктажа по вопросам безопасности и методике выполнения работ с обязательной отметкой в соответствующем журнале по технике безопасности.

Перед выполнением лабораторных работ необходимо:

1. Осмотреть рабочее место и подготовить ПК к выполнению лабораторной работы.

2. Убедиться в наличии заземления источника питания.

3. Убедиться, что ПК отключен от сети.

При выполнении лабораторной работы необходимо:

1. Поддерживать на рабочем месте чистоту и порядок, соблюдать осторожность и быть внимательным.

2. Немедленно отключить ПК от питающей сети при появлении запаха гари, дыма, огня, при искрении контактов.

 

123Следующая ⇒

Поделиться:

Читайте также:

A) политической системы
CASE-технологии и CASE-системы
Cтруктура банковской системы
I. Системы массового обслуживания и их применение при моделировании средств вычислительной техники.
I. Учебно-методическое пособие для специалистов системы дошкольного образования по организации комплексной экспертизы образовательных ресурсов для дошкольников.
II. МЕТОДИКА ПОСТРОЕНИЯ ЭМПИРИЧЕСКОЙ КРИВОЙ
II. Применение вакцины туберкулезной (БЦЖ) сухой для внутрикожного введения
II. Расчет системы отопления
II.2. Методика построения напорной и пьезометрической линий
III. Расчет системы вентиляции.

Воспользуйтесь поиском по сайту: