Системный контроллер

Увеличивает нагрузочную способность МК

Позволяет записать во внутренний буферный регистр словосостояния процессора.

(Это из лекций)

	Cостояние МП	Обозначение управляющих сигналов
0 0 0	Подтверждения прерывания
0 0 1	Чтение из УВВ
0 1 0	Запись в УВВ
0 1 1	Останов	-
1 0 0	Выборка команды
1 0 1	Чтения из памяти
1 1 0	Запись в память
1 1 1	Пассивное

Сигнал AEN снимается с устройства 8289 (Арбитр шин) – разрешение доступа к шинам.

AEN=1 – по сигналу выходы всех сигналов команд переводятся в z-состояние (высокое сопротивление)

IOB=0 – режим системной шины

IOB=1 – режим шины ввода/вывода

AEN=1, IOB=1 – в z-состоянии только выводы сигналов чтения и записи

Снятие в z-состоянии происходит не позднее 115нс, после того как сигнал AEN переходит из 1 в 0.

CEN – сигнал управлния, который при 0 – все сигналы команд, а также DEN, PDEN переводит в неактивное состояние.

PDEN – режим управления периферией

MCE (master cascade enable) – используется при подключении Intel 8259.

Временная диаграмм СК совпадает с временной диаграмой максимального режима.

Intel 8287 – дает возможность подключить математический сопроцессор для работы с вещественными числами ±10^±4932. Он имеет свою систему команд, которые могут заменить несколько команд основного микропроцессора.

(Из шпор)

Буферный регистр запирается

Есть комбинационная схема, выраб-я

DBIN – прием

WR – выдача

HLDA – подтверждение захвата

Системный контроллер (СК) ВК28 состоит из 8-разрядного двунаправленного буфера шины данных (БШД) повышенной нагрузочной способности, буферного регистра для словосостояния процессора(БР), и комбинационной схемы(Логика). Двунаправленный БШД обеспечивает выход DB7-DB0 со стороны системной магистрали с током нагрузки до 10 мА и емкостью нагрузки до 100пФ, а так же изолирует шину данных МП D0-D7 от системной. Задержка, вносимая формирователем в шину данных, не превышает 40мс. Формирователь выполнен по схеме с 3-мя состояниями.

В состав контроллер входит регистр-защелка, который по стробу фиксирует словосостояние SW, выдаваемое МП в начале каждого машинного цикла, в зависимости от которого логическая схема контроллера формирует один из пяти инверсных управляющих стробов системной магистрали: MEMR, MEMW, I/OR, I/OW, INTA. Строб INTA обычно используется для выбора порта вектора прерывания, изолированогоот пространства, ввода/вывода. В МПС, где требуется только один вектор прерывания, устройство СК может автоматически в необходимый момент времени выдать команду RST7 на шину данных D7-D0 без каких-либо дополнительных логических схем. Для этого выход INTA следует соединить с источником питания +12В через резистор сопротивлением 1кОм. Трехстабильные выходные буферы шины данных и управляющих сигналов открываются асинхронно входным сигналом . При =1 буферы находятся в состоянии высокого входного сопротивления.