Структурные схемы ЗУ
ЗУ адресного типа состоят из трёх основных блоков: - Массив элементов памяти, - Блок адресной выборки, - Блок управления. Многочисленные варианты ЗУ имеют много общего с точки зрения структурных схем. Общность структур особенно проявляется для статических ОЗУ и памяти ROM; для них характерны структуры 2D, 3D и 2DM. Структура 2D. В ЗУ,с информационной ёмкостью M, запоминающие элементы организованы в матрицу размерностью k · m:
где к – количество хранимых слов, m – их разрядность.· Дешифратор адресного кода имеет k-выходов и активизирует одну из выходных линий, разрешая одновременный доступ ко всем элементам выбранной строки, хранящей слово. Элементы каждого из столбцов соединены вертикальными разрядными линиями и хранят одноимённые биты всех слов. Таким образом, при наличии разрешающего сигнала CS, выбранная дешифратором ячейка памяти подключается к разрядным шинам, по которым производится запись или считывание адресованного слова. Структура 3D Структура типа 2D применяется лишь в ЗУ с малой информационной ёмкостью, т. к. при росте ёмкости усложняется дешифратор адреса. Например, при коде разрядностью n = 8 дешифратор должен иметь В структуре типа 3D выборка элемента памяти из массива производится по двум координатам. Код адреса разрядностью n делится на две половины и используются два дешифратора: по строкам и по столбцам. При этом число выходов двух дешифраторов равно Таким образом, с помощью двух дешифраторов, имеющих небольшое число выходов, осуществляется доступ ко всем элементам памяти микросхемы.
Структура 3D может применяться и в ЗУ с многоразрядной организацией, принимая при этом «трёхмерный» характер. В этом случае несколько матриц управляются от двух дешифраторов, относительно которых матрицы включены параллельно. Структура 2DM (Рисунок 67) состоит из дешифратора, который выбирает целую строку. Однако, в отличие от структуры 2D, длина строки многократно превышает разрядность хранимых слов. При этом число строк уменьшается и, следовательно, уменьшается число выводов дешифратора. Выбор строк матрицы памяти производится с помощью старших разрядов адреса Рисунок 66 Структура ЗУ типа 2DM для ROM
Это выполняется с помощью мультиплексоров, на адресные входы которых подаются коды Из каждого отрезка строки, длиной
Читайте также: Базовые схемы транзисторной логики. Инвертор и повторитель Воспользуйтесь поиском по сайту: ![]() ©2015 - 2025 megalektsii.ru Все авторские права принадлежат авторам лекционных материалов. Обратная связь с нами...
|