 |
Структурная схема генератора
|
|
|
|
Курсовой проект
по дисциплине:
Основы проектирования электронной компонентной базы
на тему:
«Генератор периодических импульсов специальной формы»
Выполнила: ст.гр.322
Зимин А.И.
Проверил:
Горлин О.А.
Рязань 2016
Оглавление
1. Введение………………………………………………………………… 4
2. ПЛИС семейства Cyclone..................................................................... 4
3. Quartus II.............................................................................................. 4
4. Model Sim............................................................................................. 5
5. Структурная схема генератора........................................................... 5
6. Осциллограммы периодических импульсов....................................... 7
7. Заключение....................... ………………………................................ 8
8. Список литературы.............................................................................. 9
Приложение................................................................................................... 10
Введение
Задача курсового проекта по дисциплине "Основы проектирования электронной компонентной базы" состоит в разработке генератора периодических импульсов специальной формы с помощью языка описания аппаратуры Verilog. При выполнении задания в качестве средства функционального моделирования устройств необходимо использовать пакет ModelSim Altera Starter Edition 6.5e.
ПЛИС семейства Cyclone
Устройства Cyclone построено на основе оптимизированной полностью медной технологии 1,5 В SRAM. С логической емкостью до 20'060 логических элементов (LE) и ОЗУ 288 Кбит, устройства Cyclone могут объединять в себе множество сложных функций. Устройства Cyclone содержат несколько полнофункциональных систем ФАПЧ (PLL), предназначенных для управления сетью тактовых сигналов и выделенных интерфейсов ввода/вывода, для работы с внешней памятью. Процессор для встроенных применений Nios и полный набор интеллектуальных продуктов (IP) Altera будут доступны для проектирования с устройствами Cyclone. Семейство устройств Cyclone - несомненный лидер по стоимости на рынке FPGA. При 4-х кратном увеличении логической емкости по сравнению с другими недорогими семействами Cyclone. Устройства Cyclone позволяют создавать законченные системы на кристалле (SOPC), идеальные для массовых применений.
|
|
|
Quartus II
Основным программным продуктом фирмы Altera является САПР Quartus II –среда для проектирования и отладки проектов на СБИС ПЛ Altera. Программное обеспечение Altera Quartus II предоставляет полную мультиплатформенную среду проектирования, которая может быть легко перенастроена под конкретные требования. Это идеальная среда для проектирования на основе ПЛИС законченных систем на кристалле (SOPS). Программное обеспечение Quartus II включает в себя средства для всех фаз проектирования с применением ПЛИС как FPGA, так и CPLD структур.
Процедуры проектирования доступна с применением среды Quartus II Web Edition Software Version. Реализация процедуры предполагает использование либо стратегии восходящего, либо нисходящего проектирования. И та и другая стратегии подразумевают использование поведенческих и структурных описаний модулей. При структурном описании модуль представляется в виде совокупности взаимосвязанных компонентов более низкого уровня в иерархии описаний. При поведенческом же описании задается алгоритм работы модуля. Восходящее проектирование применимо в том случае, когда для создаваемого устройства имеется детальное структурное описание (обычно - принципиальная схема на микросхемах средней степени интеграции), выполненное в элементном базисе, отличном от имеющегося в распоряжении разработчика СБИС.
Программное обеспечение Altera Quartus II предоставляет полную мультиплатформенную среду проектирования, которая может быть легко перенастроена под конкретные требования. Это идеальная среда для проектирования на основе ПЛИС законченных систем на кристалле (SOPS). Программное обеспечение Quartus II включает в себя средства для всех фаз проектирования с применением ПЛИС как FPGA, так и CPLD структур.
|
|
|
Model Sim
При выполнении задания в качестве средства функционального моделирования устройств используется пакет ModelSim Altera Starter Edition 6.5e. Он позволяет моделировать устройства на 13 языках программирования, включая Verilog и VHDL. Как и любой пакет, ModelSim имеет свои плюсы и минусы. Удобство состоит в том, что после компиляции отображаются ошибки, что значительно упрощает их поиск и исправление. Сложен для русскоязычных пользователей из-за англоязычного интерфейса. Множество функций так же усложняют работу.
Структурная схема генератора
Работа генератора, структурная схема которого представлена на рисунке 1, основана на использовании цифро-аналогового преобразователя (ЦАП). При подаче на цифровой вход преобразователя какого-либо значения, он формирует на аналоговом выходе постоянное напряжение, прямо пропорциональное этому значению.
В проекте используется один ЦАП. Приходящие на его вход импульсы синхронизации формируют на его цифровом входе 8-разрядное двоичное число, периодически изменяющееся во времени. В качестве источника синхронизации импульсов генератора используется модуль синхронизации. Он обеспечивает необходимую частоту синхронизации для заданных временных параметров импульсов. Так же в проекте используется двоичный суммирующий счетчик. Он увеличивает подаваемое на ЦАП значение на определенную величину с каждым вновь пришедшим импульсом синхронизации. На выходе счетчика формируется двоичное значение, равное числу подсчитанных синхроимпульсов, т. е. прямо пропорциональное времени при условии постоянства частоты следования импульсов. Используется это для роста напряжения на выходе генератора.
Рисунок 1.Структурная схема генератора
На вход схемы поступает сигнал синхронизации clk50 частотой 50 МГц от кварцевого генератора, установленного на плате DE2-115. К входу ena необходимо подключить переключатель SW0 платы для включения и выключения всего устройства.
|
|
|
Выход blue[7:0] передает сформированный цифровой сигнал на информационный вход синего цвета ЦАП. Выход vclk представляет собой сигнал синхронизации ЦАП и должен характеризоваться частотой, равной частоте смены сигнала на выходе blue[7:0], и положительным фронтом, задержанным относительно этой смены не менее, чем на 0,2 нс. В качестве такого синхросигнала удобно использовать инвертированную версию выходного сигнала модуля синхронизации, при условии, что сигнал blue[7:0] формируется не инвертированной версией этого же сигнала. Выходной сигнал vblank своим единичным значением разрешает формирование напряжения на аналоговом выходе ЦАП.
Таблица 1- Назначение номеров выводов
микросхемы портам генератора
| № | Наименование порта (рис. 2) | Наименование вывода микросхемы EP4CE115F29C7 |
| clk_50 | PIN_Y2 | |
| ena | PIN_AB28 | |
| vclk | PIN_A12 | |
| vblank | PIN_F11 | |
| blue[7] | PIN_D12 | |
| blue[6] | PIN_D11 | |
| blue[5] | PIN_C12 | |
| blue[4] | PIN_A11 | |
| blue[3] | PIN_B11 | |
| blue[2] | PIN_C11 | |
| blue[1] | PIN_AA10 | |
| blue[0] | PIN_B10 |
|
|
|
