 |
Переносы слов в заголовках не допускаются. Точку в конце заголовка не ставят. Подчеркивать заголовки не допускается.
|
|
|
|
Каждый раздел следует начинать с нового листа.
Разделы должны иметь порядковую нумерацию в пределах всей записки и обозначаться арабскими цифрами с точкой в конце. Введение и заключение не нумеруются. Подразделы нумеруют арабскими цифрами в пределах каждого раздела. Номер подраздела состоит из номера раздела и подраздела, разделенные точкой. В конце номера подраздела должна быть точка, например "2.3." (третий подраздел второго раздела). Пункты нумеруют арабскими цифрами в пределах каждого подраздела, например "1.1.2." (второй пункт первого подраздела первого раздела).
Страницы пояснительной записки нумеруют арабскими цифрами в надписи по форме 2а. Титульный лист включается в общую нумерацию записки. На титульном листе номер страницы не ставится.
Схемы, выполняемые в контрольной работе, должны удовлетворять общим требованиям ГОСТ 2.701-84, ГОСТ 2.701-2008 /5/.
Линии связи должны, как правило, состоять из горизонтальных и вертикальных отрезков и иметь наименьшее количество изломов и взаимных пересечений. Расстояние между соседними параллельными линиями связи должно составлять не менее 3 мм.
В начале текстовой части работы помещается содержание, которое включается в общее количество листов текста. В содержание по порядку записываются введение, разделы, подразделы, и другие материалы, включенные отдельными наименованиями (список литературы, приложения). В список литературы (под заголовком «Список литературы») записываются те источники, на которые даны ссылки в тексте записки.
Задача 1. Устройство дешифрации кодов
Исходные данные для решения задачи (табл. 1.1).
Таблица 1.1
| Варианты | Число входов устройства | Число выходов устройства | Марка ИМС дешифратора |
| К531ИД14 | |||
| К531ИД14 | |||
| К155ИД3 | |||
| К155ИД3 | |||
| К555ИД4 | |||
| К555ИД4 | |||
| К555ИД7 | |||
| К555ИД7 | |||
| К531ИД14 | |||
| К555ИД7 | |||
| К531ИД14 | |||
| К155ИД3 | |||
| К555ИД4 | |||
| К555ИД7 | |||
| К555ИД7 | |||
| К555ИД7 | |||
| К155ИД3 | |||
| К555ИД4 | |||
| К555ИД7 | |||
| К531ИД14 |
|
|
|
1.1. Методические указания по выполнению задачи
Целью задачи является синтез устройства дешифрирования кодов двоичных чисел, имеющего «k» входов и «l» выходов, используя стандартные промышленные ИМС, имеющие «m» входов и «n» выходов, причем m < k и n < l. В качестве примера рассмотрим использование ИМС К555ИД7 с m = 3 и n = 8 (рис. 1.1), для синтеза устройства дешифрирования на k = 6 входов (для дешифрации шестиразрядных двоичных чисел) и 1 = 64 выхода.
 | |||
 | |||
|
  | |||||
| |||||
| |||||
Рис. 1.1. Условное графическое обозначение ИМС (а), цоколевка (б)
и функциональная схема дешифратора К555 ИД7 в)
Примечание: При выполнении следующих задач, описание используемых ИМС должно быть как на рис. 1.1.
Построение устройства дешифрирования следует начать с изучения свойств ИМС дешифратора, марка которой указана в задании, и описание которой приведено в соответствующеё литературе. При этом необходимо определить число входов и выходов ИМС, написать уравнение каналов дешифратора, нарисовать его структурную схему. Это нужно для закрепления теоретического материала, для дальнейшего синтеза принципиальной схемы устройства дешифрации, для расчета энергопотребления всего устройства и временной задержки передачи сигнала по одному каналу.
|
|
|
Исходя из условия задачи ясно, что синтезируемое устройство будет иметь несколько ступеней дешифрации, поскольку количество входов конечного устройства (k = 6) больше количества входов отдельной ИМС (m = 3). Для определения количества ступеней дешифрации M необходимо разделить число, равное количеству входов конечного устройства на число входов отдельной ИМС, т.е. M = k / m. Для рассматриваемого случая количество ступеней дешифрации составит М = 2. Тогда на первую (старшую, управляющую) ступень дешифрации будут подаваться три старших разряда входного кода (двоичного числа), а на вторую (младшую, исполнительную) – оставшиеся три младших разряда кода. Подобным образом можно определить количество микросхем N в младшей ступени, разделив число выходов конечного устройства l на число выходов отдельной ИМС n, т.е. N = l / n. Для рассматриваемого случая количество ИМС в младшей ступени дешифрации составит N = 8. Таким образом, количество ИМС младшей ступени дешифрации равно количеству выходов дешифратора первой ступени. В этом случае старшие разряды входного кода дешифрируются управляющим дешифратором и сигнал активного логического уровня, появляющийся на одном из выходов старшего дешифратора, разрешает работу одного из дешифраторов второй ступени (рис. 1.2). В тоже время, все дешифраторы второй ступени одновременно управляются младшими разрядами входного кода. При одновременном воздействии на дешифраторы второй ступени разрешающего сигнала и младших разрядов входного кода на выходе одного из дешифраторов формируется сигнал активного логического уровня, который является результирующим выходным сигналом. Определив номер активного выхода в общем количестве выходов всех дешифраторов второй ступени, можно произвести распознавание входного двоичного числа. Принципиальная схема устройства дешифрации будет выглядеть примерно, как на рис. 1.3 (условные графические обозначения ИМС должны быть как на рис 1.1. а). Работа устройства дешифрации происходит следующим образом. Например, входной код представлен следующей двоичной комбинацией – 110101. Тогда на входе старшей ступени дешифрации будет присутствовать код 110, а на входах всех дешифраторов второй ступени – код 101. В этом случае сигнал активного логического уровня на дешифраторе первой ступени появится на выводе 9 DD1. Этот сигнал будет воздействовать на управляющий вход дешифратора второй ступени (выв. v DD8), разрешая его работу. Одновременное воздействие разрешающего сигнала и входного кода 101 инициируют появление сигнала активного логического уровня на выводе 3 DD8. В общем количестве выходов всех дешифраторов DD2-DD9 вывод 3 DD8 имеет порядковый номер 54, а этот номер соответствует десятичному эквиваленту входного двоичного кода 110101. Уравнение канала дешифрации для данного примера будет иметь вид
|
|
|
 .
| 1.1 |
В табл. 1.2 приведены уравнения каналов дешифрации для всех возможных комбинаций входных шестиразрядных кодов.
Расчет энергопотребления устройства дешифрации производится в следующем порядке. Вначале по структурной схеме определяется число K стандартных дешифраторов, марка которых указана в задании, а по принципиальной схеме – число отдельных логических элементов D (НЕ, И-НЕ и т.д.), составляющих комбинационную часть схемы и входящих в состав устройства. Затем по справочной таблице 6.1, приведенной в данном методическом пособии, определяем средние мощности, потребляемые одним стандартным дешифратором P1 и логическим элементом P2, считая, что значение P2 одинаково для логических элементов, выполняющих разные логические функции (НЕ, И-НЕ и т.д.). На основе значений K, D, P1 и P2 рассчитываем общее энергопотребление. Оно будет определяться следующей зависимостью
Рис. 1.2. Структурная схема устройства дешифрации
Рис. 1.3. Принципиальная схема устройства дешифрации
шестиразрядного двоичного кода
 .
| 1.2 |
Задание выполняется по литературе: /1/, стр. 53-67, справочные данные-/4/, расчет энергопотребления и времени задержки – см. раздел 6 данных указаний и справочные данные приложения 1.
Таблица 1.2
| Номер канала | Уравнение канала | Номер канала | Уравнение канала |
| 
| 
| 
|
| 
| 
| 
|
| 
| 
| 
|
| 
| 
| 
|
| 
| 
| 
|
| 
| 
| 
|
| 
| 
| 
|
| 
| 
| 
|
| 
| 
| 
|
| 
| 
| 
|
| 
| 
| 
|
| 
| 
| 
|
| 
| 
| 
|
| 
| 
| 
|
| 
| 
| 
|
| 
| 
| 
|
| 
| 
| 
|
| 
| 
| 
|
| 
| 
| 
|
| 
| 
| 
|
| 
| 
| 
|
| 
| 
| 
|
| 
| 
| 
|
| 
| 
| 
|
| 
| 
| 
|
| 
| 
| 
|
| 
| 
| 
|
| 
| 
| 
|
| 
| 
| 
|
| 
| 
| 
|
| 
| 
| 
|
| 
| 
| 
|
|
|
|
Так, если K = 9, а D = 0, поскольку дополнительных одиночных комбинационных элементов в схеме нет, и P1, определенная по таблице 6.1, равна P1 = 300 мВт, то суммарное энергопотребление PΣ будет равно
 .
|
Расчет времени задержки передачи сигнала по одному каналу (от входа до выхода) определяется следующим образом. По структурной и принципиальной схеме устройства дешифратора необходимо определить, какие элементы участвуют в распознавании одного (любого) слова (т.е. одного шестиразрядного двоичного числа). Обозначим Z K – количество стандартных дешифраторов, а Z D – количество отдельных логических элементов (НЕ, И-НЕ и т.д.), участвующих в распознавании одного двоичного слова. По таблице 6.1 определим среднее время задержки переключения для стандартного дешифратора 
и среднее время задержки переключения для отдельного логического элемента 
. Тогда общее среднее время задержки передачи сигнала по одному каналу (т.е. в случае распознавания одного входного слова) приближенно равно
 .
| 1.3 |
Так, если Z K = 2, а Z D = 0, поскольку дополнительных одиночных комбинационных элементов в схеме нет, и t K, определенное по таблице 6.1, равно t K = 50 нс, то суммарное среднее время задержки передачи сигнала по одному каналу для рассматриваемой схемы равно
 .
|
Содержание отчетной части задания
1. Структурная схема устройства дешифрации.
2. Функциональная схема устройства дешифрации.
3. Принципиальная электрическая схема устройства дешифрации.
4. Спецификация применяемых ИМС.
5. Таблица дешифрации: входной код – соответствующий ему выход.
6. Расчет энергопотребления всего устройства и времени задержки по одному каналу.
Задача 2 Устройство параллельного ввода слов в регистры
Исходные данные для решения задачи (табл.2.1).
Таблица 2.1
| Варианты | Число источников сигналов | Разрядность | Частота ввода слов, кГц | Марка ИМС регистра |
| Выбирается самостоятельно, исходя из условия задачи | ||||
Целью задачи является синтез устройства, обеспечивающего параллельный ввод N двоичных слов в регистры для их хранения и последующей выдачи. Рассмотрим пример, в котором требуется обеспечивать параллельный ввод N = 6 двоичных слов, содержащих по М = 9 разрядов, с частотой F = 390 кГц.
|
|
|
Данная задача решается с использованием стандартной комбинационной структуры – «счетчик импульсов – дешифратор – блок регистров». Принцип работы устройства параллельной записи (ввода) слов заключается в следующем. Входные двоичные слова формируются вне устройства параллельного ввода и подаются на входы регистров в готовом виде: первое слово – на информационные входы первого регистра для его параллельной записи, второе слово – на информационные входы второго регистра и т.д. Сигналы, необходимые для синхронизации регистров, формируются на выходах дешифратора. Входными сигналами дешифратора являются двоичные кодовые комбинации, формируемые на выходе счетчика, который подсчитывает приходящие на его вход импульсы, следующие с тактовой частотой F. Нулевому (начальному) состоянию счетчика соответствует двоичный код 000. Этот код распознается дешифратором, и сигнал синхронизации регистров с первого выхода дешифратора разрешает запись первого девятиразрядного двоичного слова N 1 в первый регистр RG 1. Следующий тактовый импульс увеличивает содержимое счетчика на единицу, и на его выходе формируется двоичный код 001. Этот код распознается дешифратором, и на его втором выходе формируется сигнал синхронизации второго регистра, который разрешает запись второго двоичного слова N 2 во второй регистр RG 2. Эта процедура повторяется, пока все заданные слова не будут введены в регистры. Если число входных двоичных комбинаций не равно 2 N, то необходимо принудительно переводить счетчик в исходное (нулевое) состояние, когда число импульсов, подсчитанное счетчиком, будет равно N. Для формирования импульсов сброса используется одноканальный дешифратор на простейшем логическом элементе, который распознает двоичный код 110 (число 6).
Таким образом, рассматриваемое устройство состоит из информационной части – системы регистров и управляющей части – счетчика импульсов ввода и дешифратора, формирующего исполнительные синхросигналы для регистров (рис. 2.1).
Дальнейшее решение задачи сводится к выбору ИМС регистров, которые способны принять одно слово с заданным числом разрядов. По условию задачи каждое входное двоичное слово имеет М = 9 разрядов. Стандартные микросхемы регистров, обеспечивающие параллельный ввод и вывод девятиразрядных двоичных кодов, отсутствуют. Следовательно, для решения данной задачи потребуется применение составного регистра, состоящего из нескольких более простых стандартных регистров меньшей разрядности. Наиболее удобным является использование в данной задаче пары регистров К533ИР16 и К531ИР18, которые представляют собой, соответственно, четырехразрядный и шестиразрядный универсальные регистры с параллельным вводом/выводом информации (рис. 2.2). Работая в паре, эти регистры могут оперировать десятиразрядными двоичными кодами, что вполне подходит для реализации устройства, определенного в задаче. Исходя из описания работы устройства и основываясь на представленной выше структурной схеме устройства (рис. 2.1), можно реализовать принципиальную схему, которая будет выглядеть, как это показано на рис. 2.3.
В качестве счетчика тактовых импульсов и формирователя двоичного кода для дешифратора применена ИМС К155ИЕ5 (DD1) – универсальный двоичный четырехразрядный счетчик. Примененный вариант включения счетчика определяется его внутренней структурой, приведенной в справочной литературе.
Рис. 2.1. Структурная схема устройства параллельного
ввода слов в регистры
В качестве второго элемента комбинационной структуры «счетчик импульсов – дешифратор – блок регистров» используется дешифратор «3/8» серии К155ИД12 (DD2). Он имеет три адресных входа и в зависимости от подаваемого на них двоичного кода формирует на одном из восьми выходах напряжение высокого логического уровня, которое используется для управления соответствующей парой регистров. Для исключения формирования «лишних» управляющих сигналов в схему включен простейший дешифратор, выполненный на элементе совпадения (DD2.1). Появление сигналов высокого логического уровня на обоих входах элемента приведет к появлению сигнала высокого логического уровня на его выходе. Этот сигнал используется для перевода счетчика (DD1) в исходное (нулевое) состояние, когда число импульсов, подсчитанное счетчиком, будет равно N = 6.
Информационную часть схемы составляют попарно объединенные для наращивания разрядности регистры серий К533ИР16 и К531ИР18, обеспечивающие параллельную запись и выдачу информации. Необходимые опциональные сигналы, требуемые для обеспечения режима работы регистров, формируются путем соединения соответствующих выводов ИМС с «плюсом» источника питания или «корпусом». Синхронизация записи данных в регистры происходит по-разному для регистров разных серий: ИМС К533ИР16 синхронизируется «по срезу» сигнала, а ИМС К531ИР18 – «по фронту». Для выполнения одновременной синхронизации пары регистров в цепи синхронизации добавлены элементы инверсии (DD4).
а б
Рис. 2.2. Условное графическое обозначение регистров:
а – К533ИР16; б – К531ИР18
Для расчета энергопотребления устройства следует изучить характеристики ИМС, используемых в устройстве по таблице 6.1. Непосредственный расчет энергопотребления выполняется аналогично расчету, приведенному в задаче 1.
Расчет времени задержки параллельного ввода одного двоичного слова в регистр производится аналогично такому же расчету, выполненному в задаче 1. Для вычисления общего времени ввода всех слов в регистры необходимо учесть, что устройство тактируется внешним сигналом с частотой F = 390 кГц, поэтому время ввода каждого последующего слова увеличится на величину, складывающуюся из периода следования внешних тактовых импульсов и времени установления сигналов на выходах счетчика и дешифратора. При этом считается, что входные двоичные кодовые комбинации поданы на устройство заранее.
Содержание отчетной части задания
1. Структурная схема устройства параллельного ввода слов.
2. Функциональная схема устройства параллельного ввода слов.
3. Принципиальная электрическая схема устройства параллельного ввода слов.
4. Спецификация применяемых ИМС.
5. Расчет энергопотребления всего устройства и времени записи всех слов.
Задача 3. Автогенератор прямоугольных импульсов (ПИ) – делитель частоты – формирователь пусковых импульсов – ждущий генератор ПИ
Исходные данные для решения задачи (табл. 3.1).
Таблица 3.1
| Вариант | Частота автогенератора, кГц | Период повторения пусковых импульсов, мс | Длительность импульса ждущего ГПИ, мкс |
| 1,5 | 7,5 | ||
| 1,6 | |||
| 0,8 | |||
| 1,2 | 8,5 | ||
| 2,5 | 11,5 | ||
| 1,5 | |||
| 2,0 | 3,5 | ||
| 1,6 | 12,5 | ||
| 3,0 | 4,5 | ||
| 3,0 | |||
| 3,2 | 4,8 | ||
| 4,8 | 6,4 | ||
| 6,4 | 5,5 | ||
| 4,8 | 3,8 | ||
| 6,0 | |||
| 4,8 | |||
| 6,5 |
3.1. Расчет автогенератора ПИ с одним конденсатором
Схема автогенератора показана на рис. 5.1.
Рис. 3.1. Схема автогенератора ПИ с одним конденсатором
Оба логических элемента – инверторы (выполняют логическую функцию НЕ, например, К555ЛН1).
Вначале по заданной частоте автогенератора нужно определить период колебаний, затем записать «Исходные данные для расчета».
1. Период автоколебаний: Т, в секундах.
2. Длительность импульса на первом выходе автогенератора:
tи1 = 0.3…0.4 T, в сeкундах.
3. Длительность фронта первого импульса:
tф1 ≤ 0.1 tи1, в сeкундах.
4. Длительность импульса на втором выходе автогенератора:
tи2 = T – tи1, в сeкундах.
5. Амплитуда импульсов на обоих выходах автогенератора:
Uвых, В ≥ 2,4В
6. Монтажная нагрузочная емкость:
Сн = 15…50 пФ
Порядок расчета
1. По значению длительности фронта первого импульса tф1 выбираем серию ИМС логических элементов НЕ.
При tф1 = 10…20 нс – серии 530, К555,
При tф1 = 20…40 нс – серии 130, К131 и ранее названные,
При tф1 = 40…100 нс – серии 133, К155 и ранее названные,
При tф1 = 100…500 нс – серии 134, К158 и ранее названные.
Затем выписываем электрические параметры ИМС по приложению 1
2. Определяем значение средней временной задержки логического элемента:
tзадср.= 0,5(tзад0.1 + tзад1.0)
и длительности фронта импульсов автогенератора: tф= 
.
Сравниваем полученное и заданное значения так, чтобы выполнялось условие: tФ < tф1. Если условие не выполняется, следует выбрать другую серию ИМС (с меньшими задержками) либо уменьшить значение монтажной нагрузочной емкости.
3. Определяем величину входного сопротивления логического нуля выбранных ИМС:
Rвх0 = 
,
где Е = 5 В – напряжение питания ИМС;
Iвх° – справочное значение входного тока логического нуля.
Затем определяем сопротивление навесного резистора автогенератора:
R1 
,
где Uпор = 1.5 В.
Далее из ряда номиналов резисторов и конденсаторов Е24, приведенного в приложении 2, выбираем номинал резистора R1 с учетом полученной расчетной величины. Следует помнить, что минимальное значение номинала этого резистора, определяемого из условия самовозбуждения автогенератора, равно 200 Ом.
4. Определяем величины скачков по фронтам импульсов:
Uвф1 = 
- первого импульса,
Uвф2 = (Е∙R1 – Uпор∙R вых1)∙ 
- второго импульса.
Здесь rд = 100 Ом – сопротивление открытого диода, встроенного в ИМС. Проверяем выполнение условия: обе величины должны быть больше заданной амплитуды Uвых = 2,4 В, в противном случае выбираем больший номинал резистора R.
5. Находим промежуточную расчетную величину:
B = (E + Uпор)∙R1∙ 
,
а затем емкость конденсатора:
С1 = tи2∙ 
.
Далее выбираем емкость из ряда номиналов, о котором говорилось в 3-м пункте.
6. Проверяем правильность выбора резистора R1 и конденсатора С1:
1) Находим время разряда С1 через выходную цепь элемента в состоянии «0» (Rвых°= 30 Ом) и открытый встроенный диод (rд = 100 Ом):
t1 = 3.5 C1 (Rвых° + rд.),
2) Определяем время, отводимое для перезаряда С1 входными и выходными токами первого логического элемента автогенератора:
Z = tи1 – t1
3) Находим реальное время, необходимое для перезаряда С1указанными токами:
Y = τэ∙ln 
где эквивалентная постоянная времени перезаряда равна:
τэ = С1∙(Rвых1 + R1)∙R вх 0∙ 
напряжение открывания диода Uдо = 0,6 В.
4) Сравниваем величины z и y – они должны отличаться в пределах 10%:
В том случае, когда это различие больше указанного, возможны два пути оптимизации:
а) Изменение величины сопротивления R1, номинал которого лежит в пределах: 200 Ом – рассчитанная в пункте 3 величина. При этом не изменяем значения длительностей импульсов, на выходах автогенератора.
б) Изменение величин длительностей импульсов tи1 и tи2 – при условии, что их сумма строго равна основной для генератора величине – периоду автоколебаний Т.
Изменив величину сопротивления R1, следует заново произвести расчеты по пунктам 4…6, а изменив длительности импульсов – по пунктам 5…6.
Так, если нужно, например, уменьшить величину z (по сравнению с величиной y), можно увеличить время t1 (см. пункт 5.1) за счет роста емкости С1 (а это возможно только вначале при уменьшении сопротивления R1). Так же можно уменьшить z за счет уменьшения исходного значения длительности первого импульса tи1.
В том случае, если нужно уменьшить величину y (по сравнению с величиной z), следует уменьшить емкость конденсатора С1, что достигается вначале выбором большего номинала сопротивления R1.
3.2. Расчет делителя частоты (ДЧ)
Вначале следует рассчитать коэффициент деления частоты (КДЧ):
КДЧ = fаг · Tпуск,
где соответственно указаны частота автогенератора (в герцах) и период повторения пусковых импульсов (в секундах).
После этого нужно разбить КДЧ на простые сомножители:
КДЧ = К1∙К2∙…∙Кn= 
,
здесь К1,К2,…,Кn – коэффициенты деления частоты каскадов делителя частоты, в роли которых выступают нижеперечисленные ИМС счетчиков:
К555ИЕ2: Ki= 10, либо Ki= 5,
К155ИЕ4: Ki= 12, либо Ki= 6,
К555ИЕ5: Ki= 16, либо Ki= 8, либо Ki= 4.
После этого составляется схема ДЧ, соединяя каскадно выбранные ИМС счетчиков. Управляющие входы ИМС счетчиков следует обязательно соединить на общий провод для совместного управления всеми ИМС делителя частоты.
Диаграмма выходного сигнала ДЧ представляет собой последовательность прямоугольных импульсов, период повторения которых равен периоду пусковых импульсов. При этом следует учесть следующее:
1) после появления сигнала «Разрешение» вначале формируется пауза между импульсами определенной длительности, а затем импульс.
2) Длительность импульса есть часть периода повторения импульсов, и зависит от ИМС последнего каскада ДЧ:
для К555ИЕ2 - 0,2 Тпуск,
для К155ИЕ4 - 0,5 Тпуск,
для К555ИЕ5 - 0,5 Тпуск .
Диаграмма выходного сигнала ДЧ приведена на рис. 3.2.
Рис. 3.2. Диаграммы напряжений сигнала «запрет – разрешение» и выходных сигналов ДЧ, использующих в последнем каскаде указанные ИМС счетчиков
Схема делителя частоты приведена на рис. 3.3.
Рис. 3.3. Делитель частоты. Схема электрическая принципиальная
3.3. Расчет формирователя коротких пусковых импульсов
Схема формирователя коротких пусков
|
|
|
