Главная | Обратная связь | Поможем написать вашу работу!

Проектування центрального процесора

Для побудови центрального процесора (ЦП) на основі МП КР580ВМ80А додатково необхідні мікросхеми формування сигналів синхронізації і спряження з системними магістралями. Структура ЦП показана на рисунку 4.8

Рисунок 4.8 – Структура ЦП на ВІС КР580ВМ80А

Вона містить МП КР580ВМ80А, схеми синхронізації та схеми спряження і узгодження з системними магістралями.

Схема синхронізації призначена для формування двох послідовностей тактових імпульсів з необхідними часовими і амплітудними параметрами, які подаються на входи F1, F2 МП, а також для синхронізації зовнішніх кіл шляхом формування синхроімпульсів фазових послідовностей ТТЛ-рівня F1_ТТЛ, F2_ТТЛ; формування і синхронізації сигналів готовності та обнуління; керування покроковою роботою МП.

Для реалізації вказаних функцій в склад мікропроцесорного комплекту входить мікросхема системного генератора КР580ГФ24 (рисунок 4.9 - 4.10)

Рисунок 4.9 - Умовне зображення мікросхеми КР580ГФ24

Рисунок 4.10 – Функціональна схема КР580ГФ24

Мікросхема має задаючий генератор (ЗГ) – стабілізований зовнішнім кварцовим резонатором з максимальною частотою 18МГц; формувач синхроімпульсів (ФСІ) F1, F2, F2_ТТЛ; тригери (Т) синхронізації сигналів початкової установки та готовності, а також схему формування стробу стану STSTB, яка використовується для запису байта в регістр стану.

Кола спряження (інтерфейс ЦП) з системними шинами реалізують наступні основні функції: формування сигналів адрес і пам’яті і пристроїв вводу-виводу, які поступають на адресну магістраль, приймання і передачі даних в двонаправлену шину даних; формування керуючих сигналів на системну шину керування.

Апаратні засоби інтерфейсу ЦП з системними шинами реалізуються шинними формувачами, регістром стану і схемою формування сигналів керування (див. рисунок 4.8).

Шинні формувачі (ШФ) призначені для узгодження магістралей ЦП з навантаженнями, з адресними та інформаційними колами модулів пам’яті та вводу-виводу.

Формувач адресної системної шини виконує функції адресного буфера і застосовується для збільшення навантажувальної спроможності США. Такий формувач працює на передачу в одному напрямку.

В комплекті К580 є низка інтегральних схем, які можуть виконувати функції шинних формувачів, зокрема це мікросхеми КР580ВА86, КР580ВА87 та КР580 ИР82.

Мікросхеми КР580ВА86, КР580ВА87 є 8-розрядними двонаправленими формувачами, які забезпечують струм навантаження 32 мА. Вони мають двонаправлений канал А, який під’єднується до МП, і двонаправлений канал В, що під’єднується до системних шин (рисунок 4.11- 4.13).

Рисунок 4.12 - Функціональна схема КР580ВА86

Рисунок 4.11–Умовне зображення мікросхемиКР580ВА86

Рисунок 4.13 – Схема підключення КР580ГФ86

Формувач має виходи з трьома станами і керується сигналами напрямку передачі даних і відключення, які подаються на входи TF i відповідно. Передачу інформації дозволено при =0; причому якщо TF=1, то напрямок передачі А®В, якщо TF=0, то передача ведеться в напрямку В®А. При =1 виходи каналів А і В переводяться в третій стан.

В адресному буфері (рисунок 4.14) вхід TF підключений до кола логічної одиниці. У формувачі СШД (рисунок 4.15) на вхід TF подається інвертований сигнал з виходу DBIN МП КР580ВМ80А.

Рисунок 4.14 – Схема підключення КР580ВА86 як формувача США

Рисунок 4.15 - Схема підключення КР580ВА86 як формувача СШД

Сигнали керування формуються на основі байта стану, який видає МП шиною даних і сигналів керування DBIN та . Для запам’ятовування і зберігання байта стану використовується регістр слова стану (Рr СС), в якості якого можна використати різні інтегральні схеми регістрів або тригерів.

Найчастіше застосовують універсальні ВІС 8-розрядних регістрів К589ИР12 і КР580ИР82 (КР580ИР83).

Мікросхема КР580ИР82 є 8-розрядним регістром з керованими вихідними формувачами (рисунок 4.16 – 4.17).

Рисунок 4.16 – Умовне зображення мікросхеми КР580ИР82

Рисунок 4.17 – Схема підключення КР580ИР82

Запис інформації відбувається за стробом, який подається на вхід ; читання інформації на виходах D0 можлива при ОЕ=0. При використанні КР580ИР82 як регістра РrCC (рисунок 4.18) необхідно установити ОЕ=0, а на вхід подати строб стану, який формується системним генератором КР580ГФ24 або спеціальною логічною схемою.

Рисунок 4.18 – Схема включення КР580ИР82 як РrCC і формувача СШК

Оскільки адреси комірок пам’яті і пристроїв вводу-виводу передаються загальною адресною шиною, вони розділяються сигналами керування , , , , які формуються на основі бітів стану Чт, вивід, ввід та сигналів з виходів DBIN і МП. Реалізація схеми формувача США на базі КР580ИР82 показана на рисунку 4.19.

Рисунок 4.19 - Схема включення КР580ИР82 в якості адресного буфера

Рисунок 4.20 – Мікросхема КР580ВК28

Для спрощення інтерфейсу ЦП розроблена спеціальна ВІС системного контролера КР580ВК28 і КР580ВК38 (рисунок 4.20), яка забезпечує формування вихідних сигналів СШД, сигналів керування запам’ятовуючими пристроями і пристроями вводу-виводу. Мікросхема має двонаправлений шинний формувач Ф, регістр стану (РгСС) і схему формування керуючих сигналів (СФКС). Формувач керується сигналами, які подаються на входи DBIN, HLDA з відповідних виходів КР580ВМ80А і зовнішнім сигналом дозволу шини, який подається на вхід BUSEN з контролера ПДП. Байт слова стану запам’ятовується за стробом , що формується генератором КР580ГФ24.

Мікросхема формує сигнали , , та . Реалізація центрального процесора на ВІС комплекту К580 приведена на рисунку 4.21.

Рисунок 4.21 – Структура центрального процесора на ВІС К580

4.1.3 Система команд МП

МПС на базі серії К580 представляють собою масив програмно доступних регістрів, над вмістом яких виконуються вказані в командах операції. Ефективність програми визначається повнотою системи команд МП і вмінням застосовувати цю систему команд при розв¢язку поставленої задачі. Програма складається з послідовності команд, які розміщені в пам¢яті, що представляє собою послідовність комірок розміром один байт (рисунок 4.22). МП послідовно, байт за байтом зчитує вміст комірок пам¢яті, адреса яких вказується лічильником команд РС, дешифрує їх і виконує.

Особливістю програмної моделі МП (рисунок 4.22) є можливість програмного об¢єднання 8-бітових РОП В, C, D, E, H, L в 16-бітові регістрові пари BC, DE і HL (скорочено їх відповідно позначають B, D і H-пари). Ці пари можуть зберігати 16-бітові операнди або виступати покажчиками пам¢яті.

Основним покажчиком пам¢яті є HL-пара і комірка пам¢ті, адреса якої визначається вмістом цієї пари і скорочено позначається буквою М.

Програмно доступними є також 16-бітовий лічильник команд РС, покажчик стеку SP, слово стану AF-PSW (акумулятор A і регістр ознак F) і тригер «Дозволу переривань» INTE, а також індикатори переносу C, знака S, нульового результату Z і парності P. МП може адресувати до 256 регістрів вводу, 256 регістрів виводу, а також 64 КБайти пам¢яті.

Рисунок 4.22 – Програмна модель МП К580

Команда МП може містити один, два або три байта (рисунок 4.23). Перший байт команди завжди містить код операції, а в інших двох байтах розміщуються операнди або адреси операндів. Адресація може бути прямою, безпосередньою, регістровою, опосередкованою і неявною.

Рисунок 4.23 - Формат команд МП ВМ80

Типи команд

Базова система команд МП ВМ80 має 111 команд (таблиця 4.1.). Класифікація команд МП за форматом, архітектурними і функціональними ознаками приведена на рисунку 4.24.

В таблиці 4.1 приведені основні типи команд ВМ 80, їх мнемокоди на мові асемблера і призначення.

Таблиця 4.1 - Система команд мікропроцесора К 580 ВМ 80А

ACI	Додати безпосередні дані з переносом
ADC	Додати з переносом
ADD	Додати однобайтові дані
ADI	Додати безпосередні дані
ANA	Логічна операція “І”
ANI	Логічна операція “І” з безпосередніми даними
CALL	Виклик процедури
СС	Виклик процедури, коли перенос
СМ	Виклик процедури, коли від`ємний знак
СМА	Інвертувати
СМС	Інвертувати перенос
CMP	Порівняти
CNC	Виклик процедури, коли немає переносу
CNZ	Виклик процедури, коли в акумуляторі не нуль
CP	Виклик процедури, коли додатній знак
CPE	Виклик процедури, коли парність
CPI	Порівняння з безпосередніми даними
CPO	Виклик процедури, коли немає парності
CZ	Виклик процедури, коли в акумуляторі нуль
DAA	Десяткова корекція акумулятора
DCR	Декрементувати регістр або пам`ять
DCX	Декрементувати регістрові пари або SP
DI	Заборона переривання
EI	Дозвіл переривання
HLT	Зупинка
IN	Зчитати значення з порту
INR	Інкрементувати регістр або пам’ять
INX	Інкрементувати регістрові пари або SP
JC	Перехід, якщо перенос
JM	Перехід, якщо від’ємний знак
JMP	Перехід безумовний
JNC	Перехід, якщо немає переносу
JNZ	Перехід, якщо в акумуляторі не нуль
JP	Перехід, якщо додатній знак
JPE	Перехід, якщо парний
JPO	Перехід, якщо не парний
JZ	Перехід, якщо в акумуляторі нуль
LDA	Завантажити безпосередньо
LDAX	Завантажити опосередковано
LHLD	Завантажити HL-пару
LXI	Завантажити регістрові пари і SP безпосередньо
MOV	Пересилки регістрові і в пам’ять
MVI	Завантажити регістри і пам’ять безпосередньо
NOP	Немає операції
ORA	Логічна операція АБО
ORI	Логічна операція АБО з безпосередніми даними
OUT	Вивести значення в порт
PCHL	Завантажити РС
POP	Розмістити значення в стеку
PUSH	Добути значення зі стеку
RAL	Зсув вліво з переносом
RAR	Зсув вправо з переносом
RC	Повернення, якщо перенос
RET	Повернення з процедури
RLC	Зсув вліво циклічний
RM	Повернення, якщо від’ємний знак
RNC	Повернення, якщо немає переносу
RNZ	Повернення, якщо в акумуляторі не нуль
RP	Повернення, якщо додатній знак
RPE	Повернення, якщо парне
RPO	Повернення, якщо не парне
RRC	Зсув вправо циклічний
RST	Повторний запуск
RZ	Повернення, якщо в акумуляторі нуль
SBB	Віднімання з запозиченням
SBI	Віднімання безпосередніх даних з переносом
SHLD	Запам’ятати HL за прямою адресою
SPHL	Завантажити РС
STA	Запам’ятовування акумулятора безпосередньо
STAX	Запам’ятовування акумулятора опосередковано
STC	Установити перенос
SUB	Віднімання регістрів, пам’яті
SUI	Віднімання безпосередніх даних
XCHG	Обмін між регістровими парами D i H
XRA	Операція ВИКЛЮЧАЮЧЕ АБО з регістрами або пам’яттю
XRI	Операція ВИКЛЮЧАЮЧЕ АБО з безпосередніми даними
XTHL	Обмін між регістрами H i SP

Рисунок 4.24 - Класифікація команд МП ВМ80

В залежності від функціонального призначення систему команд МП поділяють на такі групи: команди передачі (пересилок) даних, команди арифметичних і логічних операцій, команди керування програмою, команди стеку і команди керування МП.

Команди передачі даних

Команди передачі даних виконують пересилання даних із регістра в регістр, розміщення даних в пам’яті, розміщення добутих з пам’яті даних, а також ввід і вивід даних через зовнішні пристрої (таблиця 4.2). Команди передачі даних поділяють на команди однобайтових пересилок, завантаження і розміщення двобайтових даних, команди стеку і вводу-виводу даних.

Кожна команда передачі містить адресу джерела і приймача даних. Способи адресації орієнтовані на те, де і як здійснюється пошук даних.

⇐ Предыдущая 4 5 6 7 8910 11 12 13 Следующая ⇒