Мікроконтролери фірми MICROCHIP
Мікроконтролери фірми Microchip поєднують в собі високу швидкодію, низьку ціну, малий розмір і взагалі найкраще співвідношення ціна/швидкодія серед виробників. Більше 120 мільйонів чіпів фірма щорічно продукує на ринок для комп’ютерної периферії, офісної автоматики, систем автоматизованого контролю, систем безпеки та телекомунікацій. Фірма Microchip пропонує чотири родини 8-бітних мікроконтролерів для задоволення будь-яких потреб: PIC16C5X 12-бітне програмне слово, PIC16CXXX 14-бітне програмне слово, PIC17CXXX 16-бітне програмне слово, PIC18CXXX розширене 16-бітне програмне слово і PIC12CXXX з 12-бітним або 14-бітним програмним словом(табл.8.19). Всі родини мають низьковольтне живлення, не потребують великої потужності і виконані в різноманітних корпусах. Такі широко застосовані родини мікроконтролерів як PIC16C5X, PIC16CXXX і PIC17CXXX зроблені на RISC архітектурі. Сьогодні перша родина мікроконтролерів PIC12CXXX, також приєднуєься до вище згаданих, використовуючи в собі 8-бітну високошвидкісну RISC-архітектуру. Microchip є піонером у використанні RISC-архітектури, яка допомагає досягти високої швидкості і ефективності.
Коротка загальна характеристика родин. PIC12CXXX Родина PIC12CXXX випускається фірмою Microchip на базі RISC-архітектури у восьмививідному корпусі. Чіпи PIC12CXXX випускаються 12-бітн і або 14-бітні, з низьковольтним живленням (2.5V), керуванням переривань (interrupt handling) і апаратним стеком (hardware stack). Дана родина чіпів хоч і є швидкодійними але широко не застосовуються через ціну або розміри. PIC16C5X
PIC16CXXX PIC17CXXX PIC18CXXX PIC18Cxxх – це родина швидких, статично захищених, 16-бітних мікроконтролерів з інтегрованими аналого-цифровими перетворювачами. Дана родина розроблена на базі розширеної RISC-архітектурі. PIC18Cxxx має розширені функції ядра, 32 рівневий стек і внутрішні і зовнішні джерела переривань. Розділені шини керування і даних архітектури Harvard дозволяють функціонувати 16-бітному слову разом з 8-бітними даними. Дворівнева шина керування дозволяє виконувати дію за один такт, окрім програм, які виконуються за два такти. Всього є 68 інструкцій(розширений набір). Крім того, великий регістр, який є архітектурною інновацією, дає великий приріст швидкодії. Також у функції цієї родини входять програмовані - Low Voltage Detect (LVD) і Brown-Out Detect (BOR).
Таблиця 8.19 -Технічна характеристика окремих представників родин РІС-процесорів
Архітектура контролерів грунтується на концепції окремих шин і областей пам’яті для даних і для команд(Гарвардська архітектура).Шини даних і пам’яті даних (ОЗП)-мають ширину 8 бітів, а програмна пам’ять (ПЗП) має ширину 12,14 або 16 бітів в залежності від типу РІС-процесора.Така концепція забезпечує просту, але потужну систему команд, розроблену так,що бітові,байтові і регістрові операції працюють з високою швидкістю з перекриванням часу добування команди і циклів виконання. 12,14 або 16-бітова ширина програмної пам’яті забезпечує добування команди за один цикл.Двоступеневий конвеєр дозволяє одночасне добування і виконання команд.В РІС-процесорах пам’ять програм розміщена в середині кристала і не може бути нарощена із зовні. ╔═══════════════════╗ ╔═════════╗ ╔══════════╗ ║ А Л П ║ ╔══════════╗ ║ Stack 1 ║ ║ PC ║ ╟─────────┬─────────╢ ║ ОЗП ║ ╟.... ╢▒▒▒▒║ 13 bit ║▒▒▒▒║ W reg │ Status ║ ║ 128 *8 ║ ║ Stack 8 ║ ╚════▄▄════╝ ╚═══▄▄═══▄▄═════════╝ ╚════▄▄════╝ ╚═════════╝ ╔════▀▀════╗ ▒▒ ▒▒ ▒▒
║ EPROM ║▒▒▒▒▒▒▒▒▒▒ ▒▒ ▒▒ ║ prog.MEM ║ ▒▒ 8-bit Data Bus ▒▒ ║1024 * 14 ║▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒ ╚══════════╝ ▒▒ ▒▒ ▒▒ ╔════════╗ ╔════▀▀═════╗ ╔═══TRISA═════╗ ▒▒▒║ RTCC ║ ║Option Reg ║ RA ╔═══╩══════════╗ ║ ▒▒ ╚═══╤════╝ ╚═══════════╝ ▒▒─┬──╢ Порт RA0-RA3 ║▒▒▒▒▒▒ │ ╔═══════════╗ RTCC │ ║ 4-bit ╠══╝ ▒▒ └────────╢ WDT/RTCC ╟─────▒▒ │ ╚══════════════╝ ▒▒ ┌──╢ Подільник ║ │ ╔═══TRISB═════╗ ▒▒ │ ╚═════╤═════╝ RB │ ╔═══╩══════════╗ ║ ▒▒ │ ╔═════╧═════╗ ▒▒────╢ Порт RB0-RB7 ║▒▒▒▒▒▒ ┌──── │──╢ WatchDog ║ │ ║ 8-bit ╠══╝ ▒▒ │ │ ║ Tаймер ║ │ ╚══════════════╝ ▒▒ │ │ ╚═══════════╝ OSC1 │ ╔════════════════╗ ▒▒ │ │ ╔═══════════╗ ┌───▒▒ │ ║ ║ ▒▒ │ └──╢Генератор ╟─┘ OSC2 │ ║ АЦП ║ ▒▒ │ Sleep ║ таймера і ╟─────▒▒ └─║4 аналогові ║▒▒▒▒▒ │ ─────╢контролера ╟─┐ MCLR
║ канали ║ │ ╚═╤═════════╝ └───▒▒ ║ ║ │Конфіг. │Вибір генератора ╚════════════════╝ ╔══╧══════════╧═════════╗ Конфігурація(EPROM) РІС16С71
╚═══════════════════════╝ На рис.8.9 подана стуктурна схема контролера РІС16С71.Даний контролер має такі архітектурні елементи: -8-рівневий стек; -АЛП з яким безпосередньо взаємодіють акумулятор(W-регістр) та регістр ознак АЛП з бітами вибору сторінок пам’яті (STATUS-регістр); -пам’ять команд об’ємом 1024х14,яка адресується безпосередньо з лічильника команд РС; -ОЗП розміром 128х8,який можна адресувати прямо і опосередковано; -два порти:5 ліній порт RA і 8 ліній порт RB з побітовим індивідуальним налагодженням на ввід чи вивід, які можуть використовуватись для підключення до чотирьох 8-бітових АЦП і до лінії зовнішнього переривання; настроювання портів здійснюється через керуючі регістри TRISA і TRISB,які доступні програмісту; -таймер / лічильник RTCC; -внутрішній програмований подільник частоти з максимальним коефіцієнтом 128; -Watchdog- таймер(WDT) з незалежним генератором, який формує затримку у 18 мс та сигнал обнуління; -регістр OPTION,який визначає конфігурацію попереднього подільника, а саме куди він буде під’єднаний до RTCC чи WDT; -генератор тактової частоти з різними режимами роботи; -регістр вибору конфігурації, який задає тип генератора, дозвіл на роботу WDT- таймера,витримки після включення живлення, режим захисту кодів. Інші контролери мають аналогічну архітектуру з деякими новими елементами,які розширюють їх функціональні можливості. Зокрема може бути розширена пам’ять програм і даних(ЕРROM).
Читайте также: Аналіз сильних і слабких сторін фірми Воспользуйтесь поиском по сайту: ©2015 - 2024 megalektsii.ru Все авторские права принадлежат авторам лекционных материалов. Обратная связь с нами...
|