III методические указания по выполнению задания

ЗАДАНИЕ А

I. Постановка задачи

Разработайте принципиальную электрическую схему цифрово­го устройства умножителя положительных чисел в соответствии с заданной структурной схемой рис. 1. Предусмотрите ввод четы­рехразрядного множимого (А) и двухразрядного множителя В (У1 и У2)

А

(0...9)

В

(0...3)

У1

У2

У3

У4

У5

У6

У

Шифратор

Счетчик

Сум

матор

Регистр

КЛС 1-го

частич

н

ого

произ

ведения

КЛС 2-го

частич

ного

произ

ведения

А

А

А

А

В

А В

А В

А В

А В

1 2

А В

А В

А В

А В

1 1

В

S

S

S

S

S

P

Регистр

 

Рисунок 1 – Структурная схема умножителя чисел в прямом коде

Формирование левого сдвига при получении частичного произведения следует обеспечить с помощью регистра У5. Сло­жение частичных произведений выполнит сумматор У6.

Обеспечьте последовательный вывод информации в линию свя­зи, предварительно осуществив преобразование параллельной фор­мы представления информации с выхода сумматора в последовательную для выхода в линию. Для такого преобразования используйте регистр У7.

При выборе микросхем используйте материал Приложения.

II Содержание задания I.

Выполните умножение чисел А и В, заданных в двоичной системе счисления, см. табл. 1. Обозначьте разряды сомножите­лей как А₄, A₃, A₂, A₁ и В₄,B₃, B₂, В₁; частичные произведе­ния и полученный результат S₄, S₃, S₂ ,S₁, S₀. Выполните проверку в десятичной системе счисления.

Таблица 1 – Исходные данные

Вариант Задание
А В

 

2. Выполните синтез шифратора У1.

2.1. Составьте таблицу истинности полного десятичного шифратора У1.

2.2. Запишите логические функции выходов шифратора.

2.3. Постройте логическую схему шифратора на интеграль­ных логических элементах микросхемы серии KI55.

2.4. На логической схеме шифратора жирной линией обозначьте "возбужденные" шины, по которым передается сигнал "1" для множимого А (см. табл. 1).

3. Произведите выбор микросхемы двоично-десятичного счет­чика У 2.

3.1. Обеспечьте путем соединения выходов со входами Rкоэффициент пересчета N=3. Параллельным кодом с выходов 1 и 2 будут поступать разряды множителя В.

4. Начертите две комбинационные логические схемы У3 и У4, формирующие частичные произведения, исходя из заданных на структурной схеме входных и выходных логических сигналов. Следуйте методическим указаниям п. Ш.

4.1. Выберите микросхему для данных схем У3 и У4.

4.2. Обозначьте жирной линией (шины) соединения в схеме, несущие сигнал лог. 1.

5. Произведите выбор микросхемы регистра У5, выполняюще­го функцию сдвига множимого А, подключите информационные вхо­ды и выходы микросхемы, организуйте режим записи и "Уст. О".

6. Произведите выбор микросхемы четырехразрядного парал­лельного сумматора, выполняющего сложение 1-го и 2-го частич­ных произведений У6.

6.1. Подключите, следуя выбранной логике построения схе­мы (см. рис. 1), входные выводы микросхемы сумматора.

6.2. Нанесите значения логических сигналов 0 и 1 на вхо­дах и выходах сумматора для заданного вам варианта.

7. Произведите выбор микросхемы регистра, выполняющего преобразование параллельной формы представления информации в последовательную (У7).

7.1. Начертите диаграмму работы регистра, преобразующего параллельную форму представления двоичного числа в последова­тельную, под действием шести тактовых (синхронизирующих) им­пульсов.

Исходные данные для построения - произведение, полученное в расчетах п.1; нанесите это двоичное число параллельным ко­дом на диаграммы D_{1 –} D₆. Затем осуществите построение для левого сдвига при подаче шести тактовых импульсов на вход С.

7.2. Обозначьте выход регистра У7 в линию связи.

8. Начертите полную принципиальную электрическую схему цифрового умножителя положительных чисел, соответствующую структурной схеме рис. 9, используя УГО интегральных микросхем всех устройств У1-У7, выбор которых произведен вами в п.п. 2-8.

8.1. Обозначьте все микросхемы в соответствии с требова­ниями ЕСКД как DD1, DD2 и т.д.,. логические элементы микросхе­мы обозначайте DD1.1, DD1.2 и т.д. Проставьте номера выводов микросхем.

8.2. Нанесите на принципиальную схему логические сигналы (1 и 0), обусловленные исходный данными вашего задания, см.п. I.

8.3. Составьте перечень элементов для данной принципиальной схемы.

9. Дайте краткое техническое описание работы схемы умно­жителя для заданного вам примера умножения двух чисел.

 

III МЕТОДИЧЕСКИЕ УКАЗАНИЯ ПО ВЫПОЛНЕНИЮ ЗАДАНИЯ

Для разработки принципиальной схемы цифрового устройства умножителя положительных двоичных чисел необходимо предвари­тельно изучить [1. § 3.3, с. 158, 162-163].

П р и м е р.

Разберем процесс умножения двоичных чисел на примере ум­ножения чисел А=9 и В = 3, заданных в десятичной системе.

Представим числа 9 и 3 в двоичной системе счисления и обо­значим их разряды соответственно А₄, А_з, А₂, А₁ и В₄, B₃, В₂, B₁:

9 ₍₁₀₎ = 1 0 0 1 ₍₂₎

А₄ A₃ А₂ A₁ четыре разряда

3 ₍₁₀₎ = 0 0 I I ₍₂₎ или I I ₍₂₎

В₄ Вз В₂В₁ В₂ В₁ два разряда

Задано: сомножитель А имеет 4 разряда, В - 2 разряда. Выполним умножение:

11

1001

1001

 

Запишем в принятых обозначениях:

— А — В

сомножители

А₄ А₃ А₂ А₁

1 0 0 1

1 1

– I частичное произведение   – II частичное произведение

В₂ В₁

1 0 0 1

А₄В₁ А₃В₁ А₂В₁ А₁В₁

1 0 0 1

– произведение

А₄В₂ А₃В₂ А₂В₂ А₁В₂

 

1 1 0 1 1

S₄ S₃ S₂ S₁ S₀

 

Произведение образуется как сумма первого и второго час­тичных произведений, здесь разряды обозначены соответственно как разряды суммы S₄ S₃ S₂ S₁ S₀

 

2. Синтез шифратора

2.1. Синтез шифратора У1 сомножителя А следует начать с со­ставления таблицы истинности, см. [1, табл. 3.5, с. I83].

2.2. Запишите логические функции выходов через логическую операцию ИЛИ [1, с. 183], а также через операцию И-НЕ [1, с. 184].

2.3. Постройте логическую схему шифратора в базисе И-НЕ [1,с. 182, рис. 3.I8]. Произведите выбор микросхемы и все ло­гические элементы обозначьте DD1.1, DD1.2,...DD2.1,DD2.2... см. рис. 2

 

DD 3

&

&

&

&

DD4.1

DD4.2

DD5.1

&

&

&

&

У7

У8

У9

У0

DD1.1

У0

У1 У2 У3 У4 У5 У6

Х1     Х2     Х4   Х8

У7

У8

У9

 

 

1 0

 

Рисунок 2 - Логическая схема шифратора в базисе И-НЕ

 

2.4. Обозначьте возбужденные шины на логической схеме шифратора. Все входы подключите через инверторы. Полная принципиаль­ная схема шифратора займет примерно одну страницу.

Выполнение п. 2.4 задания (обозначить "возбужденные" ши­ны) показано на рис.2 и, причем на выходе инвертора (У9) — "возбужденная" шина передает сигнал "0", который является ак­тивным для логических элементов И-НЕ.

Приведите перечень используемых микросхем с указанием их типа, количества и выполняемой функции.

3. Выбор и включение микросхемы двоичного либо двоично-десятичного счетчика

3.1. Задано: второе число (множитель В) поступает парал­лельным кодом с выходов счетчика на входа У4 комбинационной логической схемы (КЛС) для получения первого частичного произ­ведения. В качестве счетчика можете использовать микросхемы двоичного или двоично-десятичного счетчика.

Если коэффициент пересчета счетчика (цикл) N задан, то счетчик должен сбрасываться в "0" после установления в счет­чике числа, равного N. Например, N= 3, т.е. вдвоичной си­стеме счисления 11 ₍₂₎. Третий импульс в цикле произведет сброс счетчика в "0", поэтому выходы счетчика с весовыми коэффициен­тами 1 и 2 следует подключить ко входам сброса R.

4. Комбинационные логические схемы У ₃ и У ₄.

При выполнении умножения чисел А и В образуется первое частичное произведение, представленное разрядами A₄ ^. B₁, A₃ ^.B₁, A₂ ^. В₁, A₁ ^,B₁ при умножении числа А на первый разряд B₁ сомно­жителя В и второе частичное произведение, представленное раз­рядами А₄^.В₂, А₃ ^. В₂, А₂ ^, В₂ и А₁^. В₂ при умножении числа А на второй разряд В₂ сомножителя В.

Следует реализовать технически разряды перечисленных пер­вого и второго частичных произведений с помощью конъюнкторов (логических элементов "И"), см. пояснение рис.3.

 

&

А₁

А₁ ^. В₂

 

&

А₂

А₂ ^. В₂

 

 

В₂

 

Рисунок 3 – Реализация разрядов второго частичного произведения с помощью логических элементов И

 

4.1. Полученные комбинационные схемы (У₃ и У₄), формиру­ющие разряды частичных произведений, вычертите с учетом норм ЕСКД, обозначьте каждый логический элемент как DDП.1, DDП.2 и т.д. (П - номер микросхемы с учетом ранее выбранных в п.п. 1-3 задания).

4.2. Это задание выполняется аналогично п.п. 2.4, см. рис. 2.

5. Регистр сдвига.

При умножении А на В образование второго частичного про­изведения можно представить как множимое А, сдвинутое влево на один разряд, см. пример на с. 4. Такую функцию сдвига влево выполняет сдвиговый регистр. Произведите выбор ИМС четырехразрядного сдвигового регистра. Обеспечьте режим сдви­га влево путем соответствующего включения управляющих входов С₁, С₂, V₁, V₂,см. (5, с. П1-П2].

В регистре обеспечивается два режима работы "Запись" и "Сдвиг". Выбор режима обеспечивается сигналом на входе V₂. Если V₂ = I, регистр работает в режиме записи и информация со входов D₀ – D ₈ записывается в регистр параллельно по срезу сигнала синхронизации (С2). Если V2 = 0, производится сдвиг информации по срезу сигнала синхронизации CI. Если последова­тельный вход информации V₁ не используется, то и его вход CI подключается на корпус.

Выходы КЛС второго частичного произведения подключите к информационным входам D ₁ – D ₄ регистра в соответствии со струк­турной схемой рис.1.

6. Сумматор четырехразрядный, выполняющий сложение час­тичных произведений.

Сумматор предназначен для выполнения операции алгебраи­ческого сложения двоичных чисел.

6.1. Разряды первого и второго частичного произведений подключите ко входам В и А сумматора в соответствии со струк­турной схемой рис. 1. Первый разряд суммы S₀ = A₁х х B₁ не поступает на вход сумматора, а передается как первый разряд, результата на вход регистра У7.

Первый разряд A₁^. B₂ второго частичного произведения суммируется со вторым разрядом А₂ B₁ первого частичного произведения (см. стр.4) с образованием суммы разряда S₁; здесь следует заметить, что второе частичное произведение сдвинуто относительно первого влево на один разряд. Аналогично подклю­чаются остальные разряды первого и второго частичных произве­дений, см. рис. 1. Вход сумматора А₄ подключите на корпус, так как пятого разряда слагаемого в наших примерах нет.

6.2. Значения логических сигналов 1 и 0 нанесите на изо­бражение выводов микросхемы сумматора с учетом заданных Вам чисел, см. табл. 1. Выполняйте так же, как в п.п. 2.4.

7. Регистр, преобразующий параллельную форму двоичного числа в последовательную.

Результат - произведение А х В, полученное в виде суммы первого частичного произведения со "сдвинутым" на один разряд вторым частичным произведением, представлен в данной схеме шестиразрядным двоичным числом в параллельной форме Р₅ S₄ S₃ S₂ S₁ S₀, снимаемым с выходов сумматора.

В разрабатываемой схеме выходная информация передается в линию в последовательной форме. Такая ситуация возможна в се­тях ЭВМ при межмашинном обмене информацией по 1 линии соглас­но протоколу обмена. Протокол обмена - соглашение, в котором указано, что первым передается сигнал управления (стартовый сигнал), вторым - сигнал подтверждения с приемного конца, пос­ле второго сигнала передается информация (6 бит), таким образом, длина передаваемого слова информации - 8 бит (I Байт).

Чтобы преобразовать параллельную форму представления двоичного числа в последовательную, применяется регистр парал­лельно-последовательного действия.

Начертите УГО восьмиразрядного сдвигового регистра. Выво­ды, по которым передается результат Р₅ - S₀, подключите к информационным входам регистра D ₀ – D ₅, входы D ₆ и D ₇, не исполь­зуются, подключите их на корпус. Выход Q₅ подключите к линии.

7.1 Диаграмму работы регистра, преобразующего параллель­ную форму представления двоичного числа в последовательную под действием шести тактовых импульсов, рассмотрим для примера, когда результат равен 101011, см. рис. 4.

Выполните построение диаграммы работы регистра для задан­ного вам примера с учетом исходных данных табл. 1 и расчетов в п. 1.

8. Для вычерчивания полной принципиальной схемы цифрово­го устройства используйте нормы ЕСКД и требования ГОСТ 2.743-82.

8.1. На отдельном листе, используя табл. 2, приведите спецификацию с указанием принятых обозначений микросхем DD1 и т.д.

8.2. Краткое техническое описание работы схемы приведите для заданного вам примера умножения двух конкретных чисел, см. п.п. I задания. Основой для технического описания является п.п. "Постановка задачи", см. с. 1, каждую позицию которого следует раскрыть, подробнее объясняя принцип работы каждого элемента схемы при решении вашего конкретного примера, при этом следует в тексте указывать номер элемента (например, УЗ) по структурной схеме и его обозначение по принципиальной схе­ме, например, DD5 с его полным техническим названием. Укажите технические особенности построения схемы, используйте методи­ческие указания по выполнению данной работы.

1 2 3 4 5 6

Входное

слово

 

С

S₀ Q₀

 

S₁ Q₁

 

 

S₂ Q₂ 0

 

S₃ Q₃

 

S₄ Q₄ 0

 

P₅ Q₅

Выход в

1 1

линию

0 0

 

В ы х о д н о е с л о в о

 

 

Рисунок 4 – Диаграмма работы регистра

 

Таблица 2 – Перечень элементов схемы

Обозначение	Наименование	Количество	Примечание

 

 

ЗАДАНИЕ B

 

I. Постановка задачи

Разработайте принципиальную электрическую схему устройст­ва динамической цифровой индикации в соответствии с заданной структурной схемой рис. 1.

Обеспечьте индикацию n - десятичных цифр на семисегментных полупроводниковых индикаторах. Ввод информации производит­ся параллельно в двоично-десятичном коде (тетрадами: единицы, десятки, согни, тысячи), см. рис. 1.

Коммутатор обеспечивает поочередное подключение входной информации (цифру единиц, цифру десятков и т.д. в двоично-деся­тичном коде). Преобразователь У2 двоично-десятичный (2-10) код преобразует в код семисегментного цифрового индикатора. Счет­чик УЗ непрерывно подсчитывает входные импульсы, подаваемые от генератора Gт, коэффициент пересчета счетчика N = n, т.е. числу индикаторов. Каждое состояние счетчика У3 дешифрирует дешифратор У4, подключая соответствующий индикатор. Конкретные типы микросхем выберите в Приложении.

П. Содержание задания

I. Разработайте принципиальную схему коммутатора У1 на микросхемах муль­типлексоров серии KI55. Следуйте методическим указаниям с.

I.I. Выполните синтез мультиплексора, коммутирующего nинформационных входов, данные по вариантам приведены в табл. 1.

1.1(а). Приведите таблицу истинности мультиплексора и его условное графическое изображение.

1.1(6). Запишите логическую функцию выхода Qв СДНФ.

1.1(в). Постройте логическую схему данного мультиплексора.

 

 

Таблица 1 – Исходные данные

Номер варианта
n – число индикатора

 

 

1.2. Произведите выбор микросхемы мультиплексора для ва­шего варианта, см. Приложение.

1.3. Начертите полную схему коммутатора на выбранных ва­ми в п. 1.2 микросхемах мультиплексора.

2. Произведите выбор микросхемы преобразователя У2 двоич­но-десятичного кода в код цифрового индикатора. Тип индикатора задан в табл. 1.

2.1. Начертите УГО выбранного преобразователя и его таб­лицу истинности со всеми обозначениями, принятыми по данной микросхеме. Следуйте методическим указаниям с..

3. Подключите к выходам преобразователя параллельно п- цифровых индикаторов, см. структурную схему рис. 1.

4. Выберите микросхему двоичного счетчика (У3) и начерти­те его условно-графическое обозначение.

4.1. Начертите таблицу состояний счетчика с учетом того, что коэффициент пересчета N = n ., см. табл.1 (где n - число индикаторов).

4.2. Начертите диаграмму состояний заданного счетчика n-ым входным импульсом все триггеры счетчика сбросятся в "0", проверьте соответствие.

4.3. Обеспечьте "Уст. 0" в счетчике путем определенного соединения выходов счетчика со входами R.

 

 

Рисунок 1 – Структурная схема устройства цифровой динамической индикации

 

 

5. Выполните синтез дешифратора У4, который расшифровыва­ет состояние счетчика и формирует номер (адрес) подключаемого индикатора. По структурной схеме (см. рис.1) проследите под­ключение выходов счетчика У3 ко входам дешифратора У4.

5.1. Составьте таблицу истинности дешифратора У4 с учетом заданного вам значения n (табл.1).

5.2. Запишите логические функции выходов через операцию И, а также через операцию И-НЕ.

5.3. Постройте логическую схему дешифратора в базисах И, ИЛИ, НЕ, а также в базисе И-НЕ.

5.4. Произведите выбор микросхемы дешифратора, начертите УГО этой микросхемы. Выходы подключите соответственно к каждому индикатору.

6. Начертите полную принципиальную электрическую схему устройства динамической цифровой индикации, соответствующую структурной схеме рис.1, используя УГО интегральных микро­схем всех устройств У1 - У п, выбор которых произведен вами в п.п. 2-5.

6.1. Обозначьте все микросхемы в соответствии с требова­ниями ЕСКД как DD1, DD2 и т.д., логические элементы микросхе­мы обозначайте DD1.1, DD1.2 и т.д. Проставьте номера выводов микросхем.

6.2. Нанесите на принципиальную схему логические сигналы (I и 0), соответствующие фиксированному состоянию схемы в мо­мент высвечивания заданной цифры i- ым индикатором. Данные приведены в табл. 2.

 

Таблица 2 – Исходные данные

Вариант
i–й индикатор
Цифра

 

Обозначьте шины, передающие сигнал логической единицы, жирной линией.

7. Приведите перечень элементов для данной принципиальной схе­мы.

8. Дайте краткое техническое описание работы схемы устрой­ства динамической цифровой индикации в целом и конкретно для фиксированного состояния, определенного данными табл. 2.

 

III МЕТОДИЧЕСКИЕ УКАЗАНИЯ ПО ВЫПОЛНЕНИЮ ЗАДАНИЯ

 

Назначение схемы динамической цифровой индикации

 

Динамическая цифровая индикация широко применяется в радиоизмерительной аппаратуре. В отличие от статической индика­ции, когда осуществляется постоянное подсвечивание индикатора, при динамической индикации осуществляется поочередное включе­ние индикаторов через общую цепь преобразования кода. Достоин­ство - экономия преобразователей кодов и соединительных прово­дов, что весьма существенно, если схема динамической цифровой индикации удалена от источника информации. Сущность работы схемы цифровой динамической индикации представлена в постанов­ке задачи, см. с., о роли счетчика в схеме.

На вход счетчика У3 подаются тактовые импульсы от генера­тора Gт, период тактовой частоты которых выбирают выше разре­шающей частоты человеческого глаза, т.е. от 10 до 15 мс, чтобы не было заметно "мигания" индикаторов. Число индицируемых цифр представлено количеством индикаторов в схеме и определя­ет коэффициент пересчета счетчика У3, кроме того, число выхо­дов (разрядов) счетчика равно числу адресных входов мультиплек­сора.

Принцип работы схемы динамической цифровой индикации

 

Например, если необходимо высветить" (индицировать) пер­вую цифру измеряемого параметра (единицы), то разряд "I" под­ключается ко входу D₀ первого мультиплексора, разряд "2" - ко входу D₀ второго мультиплексора и т.д., разряд "8" подключает­ся ко вxодy D₀ четвертого мультиплексора при поступлении ком­бинации 00 (либо 000) на адресные входы А мультиплексоров. Адрес 00 (000), 01 (001) и т.д. задается на входах мультиплексоров сигналами с выходов счетчика У3, см. рис. 1. Двоичные комбинации 00, 01 и т.д. отражают состояние счетчика при по­ступлении входных импульсов от генератора Gт.В рассматривае­мом примере при комбинации 00 (000) на адресных входах А ин­формация со входов Д₀ передается на выходы Q мультиплексо­ров. Например, если индицируется цифра "9" (единицы), то на входах D₀ и, соответственно, на выходах Q мультиплексоров присутствует двоичный код 1001, см. рис. 2. Этот двоично-де­сятичный код поступает на вход преобразователя У2 (2-10) в 7-S (двоично-десятичного кода в код семисегментного индикатора).Вы­ходы данного преобразователя передают сигналы на входы перво­го полупроводникового цифрового индикатора и высвечивают соот­ветствующую цифру, в нашем примере 9.

С приходом следующего входного импульса от генератора Gтсчетчик У3 фиксирует состояние 01 (либо 001), этот двоичный код поступает на адресные входы мультиплексоров и подключает разряды цифры десятков со входов D₁ мультиплексоров к выходам Q. Цифра десятков в двоично-десятичном коде поступает на входы преобразователя У2, выходные сигналы которого поступают на входы индикаторов, но в данный момент подключается только один, номер которого соответствует коду 01 (01₍₂₎ = 1 ₍₁₀₎).

Номер подключаемого индикатора задается в двоичном коде с выходов счетчика УЗ, который затем дешифрируется дешифрато­ром У4. Выходы дешифраторов подключены ко входам Sиндика­торов У5, У6,... Уn, см. рис. 1. Таким образом, в данный момент времени первый индикатор "высветит" цифру 9 ("единицы" в нашем примере). С приходом следующего тактового импульса со­стояние счетчика УЗ станет 01 (001), подключается второй ин­дикатор и высветит следующую цифру ("десятки" в нашем приме­ре) и т.д.

 

I. Выбор схемы коммутатора.

Для выполнения задания п. I выясните роль коммутатора У1 в данной схеме, изучив назначение и принцип работы рассматри­ваемой схемы. Разберите принцип построения коммутатора У1 на мультиплексорах, см. рис. 2.

Число мультиплексоров в схеме коммутатора равно п, т.е. равно числу десятичных разрядов индицируемого параметра, что соответствует числу индикаторов в схеме. Данные для своего ва­рианта берите из табл. 1.

1.1 Синтез мультиплексора

Число информативных входов мультиплексора Д₀ – Д _n-1 нам задано в табл. 1и равно п,. В соответствии с этим число адресных входов А легко определить из соотношения

n ≤ 2^А, где А - число разрядов адреса (или число ад­ресных входов).

Так, для n = 4 число адресных входов равно 2 (A₁ и А₂), см. рис. 14 Для n = 5, либо 6 число адресных входов равно 3 (A₁, A₂ и А_з). Методика синтеза мультиплексора представлена в [I, с. 194-195].

1.1(a). В отчете приведите ответы к п.1.1(а) в виде рисунка, см. рис. 3.

 

 

DD1 DD3

S1   D0   Dn-1 S2 D0     Dn-1 A1 A2

MS

1 DC

a b c d e f g

 

1Q     2Q

1

 

 

DD2

S1   D0   Dn-1 S2 D0     Dn-1 A1 A2

MS

1Q     2Q

 

 

От выходов

счетчика

 

 

Рисунок 2 – Схема коммутатора

 

D0 D1       Dn-1     A1     Am   MS Адресные входы	Выход
А1.	А2		Аm	Q
Q				D0             D n-1

 

Рисунок 3 – Условное графическое обозначение и таблица истинности мультиплексора

 

 

1.1(6). Изучите [l, с. 195, выражение(3.24)], следуя мето­дике, запишите Qдля своего варианта.

1.1(в) Логическую схему мультиплексора постройте в бази­се И, ИЛИ, НЕ либо в базисе И-НЕ, при этом следует выполнить предварительно преобразования.

1.2 При выборе микросхемы мультиплексора обратите внима­ние на то, что число информационных входов D выбранной микро­схемы должно быть не меньше заданного числа п,, больше может быть, но тогда лишние входы будут не задействованы (в схеме подключены на корпус).

С малым числом информационных входов коммутируемых кана­лов (n ≤ 4) целесообразно выбирать микросхему сдвоенного мультиплексора. В таких мультиплексорах задание адреса осу­ществляется одновременно для обеих половинок схемы. Незадействованные стробирующие входы С (в обозначениях для микросхем S, S либо Х1, см. Приложение) подключайте на корпус.

1.3 Вычертите, используя УГО выбранной в п. 1.2 микро­схемы мультиплексора, полную схему коммутатора аналогично рис. 2 с принятым для микросхемы обозначением и нумерацией выводов.

2 Преобразование двоично-десятичного кода в код цифрово­го индикатора

Преобразование входного двоично-десятичного кода в код семисегментного индикатора (на схеме рис. 1 обозначено (2-10) → 7S) выполняет преобразователь У2, в данном случае в ка­честве которого вам следует применить микросхему дешифратора, двоично-десятичного кода в код семисегментного индикатора К514ИД1, см. Приложение, [4, с. 244-245]. По данной теме изу­чите [l, с. 190-193].

2.1. УГО преобразователя, обозначения и названия выводов см. в Приложении. Таблицу истинности преобразователя см. в [1, с. 190, табл. 3.10].

12	Поделиться:

Воспользуйтесь поиском по сайту: