 |
Синхронизация работы схемы
|
|
|
|
Синхронизация работы схемы осуществляется устройством управления, представляющим собой тактовый генератор - симметричный мультивибратор и цепочку последовательно запускаемых одновибраторов. В начале такта вырабатывается импульс, запускающий входной преобразователь, и начинается заполнение счетчика. Затем спустя время полного заполнения счетчика первый одновибратор вырабатывает импульс гашения пятого регистра, последующие одновибраторы выдают импульсы через равные и короткие промежутки времени, равные 10 - 15 мксек. Импульс гашения регистра одновременно играет роль импульса передачи информации. Порядок следования импульсов с устройства управления следующий: запуск входного преобразователя; сброс пятого регистра; сброс четвертого регистра; сброс третьего регистра; сброс второго регистра; сброс первого регистра; сброс нулевого регистра; импульс передача информации из счетчика в нулевой регистр и гашение счетчика. Таким образом, за один такт осуществляется смещение информации на один регистр. К началу нового такта счетчик очищен.
Шифратор
Шифраторы выполняют задачу обратную той, которую выполняют дешифраторы: появление логической единицы (логического нуля) на определенном входе приводит к появлению соответствующей кодовой комбинации на выходе. Также как и дешифраторы, шифраторы бывают полными и неполными.
Дешифратор
Дешифратор – это устройство, предназначенное для преобразования двоичного кода в напряжение логической единицы (логического нуля) на том выходе, номер которого совпадает со значением двоичного кода на входе. При n входах в полном дешифраторе имеется 2n выходов, т.е. для каждой комбинации входных сигналов имеется соответствующий выход. Дешифратор, у которого при n входах число выходов меньше 2n, называется неполным. Другое название дешифратора - декодер.
|
|
|
Бывают линейные и пирамидальные
Сумматор
Основной элементарной операцией, выполняемой над кодами чисел в цифровых устройствах, является арифметическое сложение.
Сумматор — логический операционный узел, выполняющий арифметическое сложение кодов двух чисел. При арифметическом сложении выполняются и другие дополнительные операции: учёт знаков чисел, выравнивание порядков слагаемых и тому подобное. Указанные операции выполняются в арифметическо-логических устройствах (АЛУ) или процессорных элементах, ядром которых являются сумматоры.
Сумматоры классифицируют по различным признакам.
В зависимости от системы счисления различают:
двоичные;
двоично-десятичные (в общем случае двоично-кодированные);
десятичные;
прочие (например, амплитудные).
По количеству одновременно обрабатываемых разрядов складываемых чисел:
одноразрядные,
многоразрядные.
По числу входов и выходов одноразрядных двоичных сумматоров:
четвертьсумматоры (элементы “сумма по модулю 2”; элементы “исключающее ИЛИ”), характеризующиеся наличием двух входов, на которые подаются два одноразрядных числа, и одним выходом, на котором реализуется их арифметическая сумма;
полусумматоры, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма в данном разряде, а на другом — перенос в следующий (более старший разряд);
полные одноразрядные двоичные сумматоры, характеризующиеся наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма в данном разряде, а на другом — перенос в следующий (более старший разряд).
|
|
|
По способу представления и обработки складываемых чисел многоразрядные сумматоры подразделяются на:
последовательные, в которых обработка чисел ведётся поочерёдно, разряд за разрядом на одном и том же оборудовании;
параллельные, в которых слагаемые складываются одновременно по всем разрядам, и для каждого разряда имеется своё оборудование.
Параллельный сумматор в простейшем случае представляет собой n одноразрядных сумматоров, последовательно (от младших разрядов к старшим) соединённых цепями переноса. Однако такая схема сумматора характеризуется сравнительно невысоким быстродействием, так как формирование сигналов суммы и переноса в каждом i-ом разряде производится лишь после того, как поступит сигнал переноса с (i-1)-го разряда.Таким образом, быстродействие сумматора определяется временем распространения сигнала по цепи переноса. Уменьшение этого времени — основная задача при построении параллельных сумматоров.
Для уменьшения времени распространения сигнала переноса применяют: конструктивные решения, когда используют в цепи переноса наиболее быстродействующие элементы; тщательно выполняют монтаж без длинных проводников и паразитных ёмкостных составляющих нагрузки и (наиболее часто) структурные методы ускорения прохождения сигнала переноса.
По способу организации межразрядных переносов параллельные сумматоры, реализующие структурные методы, делят на сумматоры:
с последовательным переносом;
с параллельным переносом;
с групповой структурой;
со специальной организацией цепей переноса.
Три первых структуры будут подробно рассмотрены в последующих статьях. Среди сумматоров со специальной организацией цепей переноса можно указать:
сумматоры со сквозным переносом, в которых между входом и выходом переноса одноразрядного сумматора оказывается наименьшее число логических уровней [1];
сумматоры с двухпроводной передачей сигналов переноса [1, 2];
сумматоры с условным переносом (вариант сумматора с групповой структурой, позволяющий уменьшить время суммирования в 2 раза при увеличении оборудования в 1,5 раза) [3];
|
|
|
асинхронные сумматоры, вырабатывающие признак завершения операции суммирования, при этом среднее время суммирования уменьшается, поскольку оно существенно меньше максимального.
Сумматоры, которые имеют постоянное время, отводимое для суммирования, независимое от значений слагаемых, называют синхронными.
По способу выполнения операции сложения и возможности сохранения результата сложения можно выделить три основных вида сумматоров:
комбинационный, выполняющий микрооперацию “S = A плюс B”, в котором результат выдаётся по мере его образования (это комбинационная схема в общепринятом смысле слова);
сумматор с сохранением результата “S = A плюс B”;
накапливающий, выполняющий микрооперацию “S = S плюс B”.
Последние две структуры строятся либо на счётных триггерах (сейчас практически не используются), либо по структуре “комбинационный сумматор – регистр хранения” (сейчас наиболее употребляемая схема).
Важнейшими параметрами сумматоров являются:
разрядность;
статические параметры: Uвх, Uвх, Iвх и так далее, то есть обычные параметры интегральных схем;
динамические параметры. Сумматоры характеризуются четырьмя задержками распространения:
от подачи входного переноса до установления всех выходов суммы при постоянном уровне на всех входах слагаемых;
от одновременной подачи всех слагаемых до установления всех выходов суммы при постоянном уровне на входе переноса;
от подачи входного переноса до установления выходного переноса при постоянном уровне на входах слагаемых;
от подачи всех слагаемых до установления выходного переноса при постоянном уровне на входах слагаемых.
Мультиплексор
мультиплексор - это устройство, преобразующее параллельный код в последовательный.
Мультиплексор — это устройство, обратное простому линейному дешифратору. Вообще, термин «мультиплексирование» означает собирание сигнала с нескольких разных входов. А точнее — переключение нескольких входов на один выход.
|
|
|
Любой мультиплексор имеет информационные входы, один информационный выход, а также входы выбора адреса для управления мультиплексированием. Так, мультиплексор, изображенный на рис. 1.28, имеет восемь входов данных (D0—D7) и три входа адреса (А0—А2). На адресные входы должен подаваться цифровой код, соответствующий номеру информационного входа, сигнал с которого должен поступить на выход. То есть, если на входы А0—А2 подать код 000Н, то с выходом будет соединен вход D0. Если на адресные входы подать число 001Н, то с выходом соединится вход D1. И так далее.
Мультиплексоры могут иметь разное количество информационных входов и входов адреса. Но на их количество распространяется тот же самый закон, который действует при определении соотношения входов и выходов дешифратора. Число информационных входов должно быть равно максимально возможному количеству адресов, которые можно подать на входы адреса. При двух адресных входах должно быть четыре информационных, при трех адресных — восемь информационных, при четырех — шестнадцать. И так далее. Если информационных входов окажется меньше, мультиплексор будет неполным.
Описанные выше мультиплексоры называются цифровыми. Кроме цифровых мультиплексоров, существуют аналоговые мультиплексоры. Отличие между этими двумя видами мультиплексоров в способе соединения входа и выхода. Цифровой мультиплексор может работать лишь с цифровым сигналом. Этот сигнал должен подаваться на один из входов, а сниматься с выхода. В обратную сторону сигнал не распространяется.
Аналоговый мультиплексор
работает по принципу цифрового ключа. Один из входов соединяется с выходом напрямую. Две разные электрические цепи объединяются в одну общую цепь. В случае использования аналогового мультиплексора в качестве информационных сигналов можно использовать как цифровые, так и аналоговые сигналы, подавать их как на вход, так и на выход мультиплексора. В последнем случае выход становится входом.
Демультиплексор
Демультиплексор - устройство, обратное мультиплексору. Т. е., у демультиплексора один вход и куча выходов. Двоичный код определяет, какой выход будет подключен ко входу. Другими словами, демультиплексор - это устройство, которое осуществляет выборку одного из нескольких выходов и подключает его к своему входу или, это переключатель сигналов, управляемый двоичным кодом и имеющий один вход и несколько выходов. Ко входу подключается тот выход, чей номер соответствует состоянию двоичного кода. И навороченное определение: демультиплексор - это устройство, которое преобразует последовательный код в параллельный.
|
|
|
Триггеры
Триггер — это электронная схема, широко применяемая в регистрах компьютера для надёжного запоминания одного разряда двоичного кода. Триггер имеет два устойчивых состояния, одно из которых соответствует двоичной единице, а другое — двоичному нулю.
Самый распространённый тип триггера — так называемый RS-триггер
Он имеет два симметричных входа S и R и два симметричных выхода Q и Q_, причем выходной сигнал Q является логическим отрицанием сигнала Q_.
Таблица истинности
S R Q Q_
0 0 запрещено
0 1 1 0
1 0 0 1
1 1 хранение бита
Регистры
Регистр – это линейка из нескольких триггеров, в которой в отличие от счетчиков-делителей нет внутренних запрещающих обратных связей. Регистры применяются для накопления и сдвига данных. Регистры, снабженные внешними перемычками, можно использовать как делители частоты.
В простейшем регистре триггеры соединены последовательно: выходы Q и Q_ предыдущего триггера передают бит данных на входы R и S последующего. Все тактовые входы С триггеров соединены параллельно. При таком включении единица, записанная в виде напряжений низкого и высокого уровней по входам R и S первого триггера, после подачи одного тактового импульса перейдет во второй триггер, затем во время следующего тактового импульса она попадет в третий триггер и так проследует далее, до конца регистра.
Регистры, как реверсивные счетчики, могут быть двунаправленными: загруженное слово можно сдвигать по линейке триггеров как вправо, так и влево. Для включения режимов сдвига влево или вправо служит специальный вход команды.
Устройство, называемое регистром, служит в основном для хранения чисел в двоичном коде при выполнении над ними различных арифметических и логических операций. С помощью регистров выполняются такие действия над числами, как передача их из одного устройства в другое, арифметический и логический сдвиг в сторону младших или старших разрядов, преобразование кода из последовательного в параллельный и наоборот и т.д. Функциональная схема и условно - графическое обозначение регистра параллельного типа, собранного на универсальных D-триггерах, приведена на рис.
|
|
|
