 |
Спецификация работы УУ на уровне «черного ящика»
|
|
|
|
Последовательность управляющих сигналов (генерируемая управляющим блоком) задается поступающими на входы блока кодом операции, сигналами из операционного блока, несущими информацию об особенностях операндов, промежуточных и конечных результатов операции. Формально управляющий блок можно рассматривать как конечный автомат, определяемый:
а) множеством двоичных выходных сигналов
K={k,k,….k }
соответствующих множеству микроопераций операционного блока. При v =1 возбуждается i микрооперация;
б) множествами входных сигналов Z и U
Z={z,z,….z };
M={m,m,….m },
Соответствующих задаваемому блоку извне двоичному коду операции (Z) и двоичным оповещающим сигналам (U).
Рис. 2.2. Система выводов УУ
2.3 Представление «черного ящика» устройства в виде операционной и управляющей частей
Любое цифровое устройство можно рассматривать состоящим из двух блоков - операционного и управляющего. Любая команда, операция или процедура, выполняемая в операционном блоке, описывается некоторой микропрограммой и реализуется за несколько тактов, в каждом из которых выполняется одна или несколько микроопераций. Упрощенно разрабатываемое устройство можно представить схемой рисунка (рис 2.3).
Рис. 2.3. Разбитие схемы на ОЧ и УЧ.
2.4 Разработка структуры операционной части УУ
К операционной части мы отнесем следующие блоки: Рг. Команд, Рг. Данных, Рг. Адреса, счетчик команд, РОН и АЛУ. Пунктиром на схеме выделена операционная часть.
Рис. 2.4. Структурная схема ОЧ
Разработка схемы алгоритма работы УУ и его микропрограммы
Схема алгоритма работы УУ на уровне МО приведена на рисунке 2.5. Отметив операторные блоки символами Yi, а логические блоки символами Xi, перейдем на том же рисунке 2.5 к МПР.
|
|
|
Рис. 2.5. Алгоритм функционирования УУ
2.6 Составление спецификации устройства
Опишем в таблице все линии и сигналы, полученные в процессе разработки УУ процессора. Пусть активным для каждого сигнала является его высокий (единичный) уровень.
Таблица 2
| Имя сигнала/шины и разрядность | Тип (In/Out) | Назначение сигнала |
| Х1 | 0 | Ос из ОЧ в УЧ, активен, если текущая операция - сложение. |
| Х2 | 0 | Ос из ОЧ в УЧ, активен, если текущая операция - вычитание |
| Х4 | 0 | Ос из ОЧ в УЧ, активен, если А1 находится в регистре. |
| Х4 | 0 | Ос из ОЧ в УЧ, активен, если А1 находится в регистре АХ. |
| Х5 | 0 | Ос из ОЧ в УЧ, активен, если А1 находится в регистре ВХ. |
| Х6 | 0 | Ос из ОЧ в УЧ, активен, если А1 находится в регистре СХ. |
| Х7 | 0 | Ос из ОЧ в УЧ, активен, если А2 находится в регистре. |
| Х8 | 0 | Ос из ОЧ в УЧ, активен, если А2 находится в регистре AХ. |
| Х9 | 0 | Ос из ОЧ в УЧ, активен, если А2 находится в регистре BХ. |
| Х10 | 0 | Ос из ОЧ в УЧ, активен, если А2 находится в регистре CХ. |
| Х11 | 0 | Ос из ОЧ в УЧ, активен, если А2 задан непосредственно. |
| Y1 | 1 | Су из УЧ в ОЧ на чтение из ОЗУ команды. |
| Y2 | 1 | Су из УЧ в ОЧ на выполнение дешифрации кода операции |
| Y3 | 1 | Су из УЧ в ОЧ на выполнение дешифрации А1. |
| Y4 | 1 | Су из УЧ в ОЧ на чтение из ОЗУ А1. |
| Y5 | 1 | Су из УЧ в Рг. АХ для передачи А1 в АЛУ. |
| Y6 | 1 | Су из УЧ в Рг. BХ для передачи А1 в АЛУ. |
| Y7 | 1 | Су из УЧ в Рг. CХ для передачи А1 в АЛУ. |
| Y8 | 1 | Су из УЧ в Рг. DХ для передачи А1 в АЛУ. |
| Y9 | 1 | Су из УЧ в ОЧ на выполнение дешифрации А2. |
| Y10 | 1 | Су из УЧ для передачи А2 в АЛУ. |
| Y11 | 1 | Су из УЧ в Рг. АХ для передачи А2 в АЛУ. |
| Y12 | 1 | Су из УЧ в Рг. BХ для передачи А2 в АЛУ. |
| Y13 | 1 | Су из УЧ в Рг. CХ для передачи А2в АЛУ. |
| Y14 | 1 | Су из УЧ в Рг. DХ для передачи А2 в АЛУ. |
| Y15 | 1 | Су из УЧ в ОЧ на чтение из ОЗУ А2. |
| Y16 | 1 | Суп из УЧ в на выполнение операции. |
| Y17 | 1 | Су из УЧ в ОЗУ для выставления на внутреннюю шину результата. |
| Y18 | 1 | Су из УЧ для записи результата поА1 |
| Y19 | 1 | Су из УЧ в счетчик команд для добавления константы. |
|
|
|
Структура УУ процессора на микропрограммном уровне управления приведена на рисунке 2.6.
Рис. 2.6. - Структура УУ процессора на микропрограммном уровне управления
Разработка фрагмента функциональной схемы управляющей части устройства
Фрагмент схемы УЧ дан на рисунке 2.7. Схема составлена в соответствии с правилами п.2.9., данными в Методуказаниях для фрагмента микропрограммы (МПР).
Рис. 2.7. фрагмент функциональной схемы управляющей части устройства.
Контрольный пример
Для контрольного примера возьмём следующую команду: sub al, [bh], располагаемая в ячейке памяти 00b, в регистре bh 00000010b, в регистре al 11001100b, в ячейке памяти 10b 00110011b, счётчик команд содержит 00b.
Приведём ниже выполнения всех микроопераций и проверок логических условий.
Y1: Читаем команду из ОЗУ по адресу из счётчика команд в регистр команды.
X1: Сигнал о том, что СА Оп1 регистровый.
Y2: Чтение Оп1 из регистра al на вход АЛУ.
X3: Сигнал о том, что СА Оп2 косвенный регистровый.
Y5: Чтение адреса Оп2 из регистра bh в РгА.
Y6: Чтение Оп2 из ячейки памяти по адресу 10b на вход АЛУ.
Y8: Дешифрация КОП
X5: Сигнал о том, что операция не является операцией конъюнкция (and).
Y9: Инверсия Оп2, в результате которой получаем 11001100b.
Y10: Подача на вход АЛУ 00000001b.
Y11: Суммирование в АЛУ 11001100b и 00000001b, в результате чего получаем 11001101b.
Y12: Подача результата с выхода АЛУ на вход АЛУ.
Y13: Выполняем суммирование Оп1 и Оп2, в результате чего получаем 11001101+11001100 = 1.10011001b
X6: Сигнал о том, что это операция вычитание.
X8: Сигнал о том, что СА Оп2 не регистровый.
Y16: Запись результата в память по адресу из РгА и запись значений в регистр флагов
Y18: Увеличение счётчика команд.
X9: Сигнал, что программа не окончена.
Список использованных источников
1. Цилькер Б.Я., Орлов С.А. Организация ЭВМ и систем.-Спб.: Питер, 2004.-668 с.
2. Каган Б.М. ЭВМ и системы. - М.: Энергоатомиздат, 1991 - 592 с.
. Пескова С.А., Гуров А.И., Кузин А.В. Центральные и периферийные устройства электронных вычислительных средств / Под ред. О.П. Глудкина. М.: Радио и связь, 2000.
|
|
|
