 |
Выбор и обоснование схемы электрической функциональной блока сложения двоичных чисел в обратном модифицированном коде
|
|
|
|
Данная электрическая функциональная схема блока сложения двоичных чисел в обратном модифицированном коде, строится на основе схемы электрической структурной блока сложения двоичных чисел в обратном модифицированном коде.
Выбор функциональных узлов блока сложения двоичных чисел в обратном модифицированном коде
1.Рг. 1 – параллельный десятиразрядный регистр. Служит для приема числа [А] с шины данных в прямом коде.
2.Рг 2 – параллельный десятиразрядный регистр. Служит для приема числа [В] с шины данных в прямом коде.
3.Рг. 3 – параллельный десятиразрядный регистр. Служит для приема результата [С].
4.Рг 4 – параллельный четырёх разрядный регистр. Служит для приема флагов с блока выработки флагов.
5.См.1- Сумматор. Предназначен для сложения чисел [А] и [В] в обратно модифицированном коде.
Синтез и анализ комбинационных схем
Блок 2. Определение переполнения. Данный блок построен на элементе "Исключающее или".
Блок 4. Определение флагов S,P,Z,OVR.
S – служит для определения знака числа, берётся из старшего разряда в знаковой области результата.
Р – Флаг паритета
Z – Служит для определения равенство числа к 0. Строится на элементе "9Или-не"
Преобразователь кода.
Преобразователь кодов из прямого в обратно модифицированный и наоборот (Пр.К.1,Пр.К.2,Пр.К.3) Блок преобразования кода строится на элементе "Исключающий или".
Трёхразрядный ПрК из прямого кода в дополнительный модифицированный.
По аналогии с данным ПрК строятся преобразователи кода на любое количество разрядов.
|
|
|
Временные диаграммы работы проектируемого блока
Tвып.опер.= t1+t2+t3+t4
CS1 – приём числа [A]пр. на Рг.1 с шины данных.
CS2 – приём числа [B]пр. на Рг.2 с шины данных.
CS3 – приём результата [C]пр. с преобразователя кода.
CS4 – приём флагов S, P, Z, OVR на Рг.4.
t1= Рг.1
t2= Рг.2 +Пр.К+См.1+Пр.К
t3= Рг.3 +Бл2+Бл.3
t4= Рг.4
Описание принципа работы блока сложения по схеме электрической функциональной
C 10-и разрядной шины данных на входы регистров Рг.1 и Рг.2 с управляющими сигналами Cs1 и CS2 поступают числа [A] и [B] в прямом коде. Затем числа A и B поступают на преобразователи кодов, реализованных на элементах "исключающее или" и преобразуется из прямого в обратно модифицированный код. Затем числа A и B в обратно модифицированном коде поступают на сумматор Сум.1. Полученный результат [C] поступает в преобразователь кода, где преобразуется из обратно модифицированного в прямой код (при переполнении разрядной сетки знакового числа [C], знак результата в прямом коде будет взят из младшего разряда знаковой части результата [C] в обратно модифицированном коде). Происходит заполнение флагов: S, P, Z, OVR. Результат в прямом коде поступает с управляющим сигналом Cs3 и записывается в регистр Рг.3. В регистре Рг.4 записываются все флаги с управляющем сигналом CS4.
Выбор и обоснование схемы электрической принципиальной проектируемого блока
Схема электрическая принципиальная БСДЧФЗ строится на основании разработанной функциональной схемы и сери интегральных микросхем 155.
Схема электрическая принципиальная БСДЧФЗ представлена на листе МТКП.4302175.000
Серия 155 (SN 74)
Тип схемотехнической реализации выполняемых функций: ТТЛ.
Типовые параметры:
Время задержки распространения 10нс;
Удельная потребляемая мощность 10мВт/ЛЭ;
Работа переключения 10пДж;
Коэфицент разветвления по выходу 10;
Напряжение питания +5В;
|
|
|
Выпускается в пластмассовых (155, к155), металлокерамических (км155) и стеклокерамических (с155) корпусах с вертикальным расположением выводов типа DIP.
Отклонение напряжения питания от номинального значения ±5%
Диапазон рабочих температур
Для 155, к155 -10 +70оС
Для км155, с155 -45 +85оС
Предельно допустимые значения параметров и режимов эксплуатации ИС к155, км155 в диапазоне рабочих температур кратковременное, в течение 5мс, напряжение питания 7В, максимальное постоянное напряжение питания 5,25В.
|
|
|
12 |
