Логика на основе комплементарных ключей на МОП-транзисторах (КМОП)
Появление и широкое использование полевых транзисторов с изолированным затвором положило начало ряду очень перспективных семейств логических элементов. В основе МДП-логики, или МОП-логики, лежат ключевые схемы на МОП-транзисторах. В них за уровень логического нуля принимается напряжение на открытом транзисторе, которое у полевых транзисторов столь же мало, как у насыщенного биполярного транзистора, т.е. 0,05 – 0,15 В. За уровень логической единицы принимают напряжение сток-исток закрытого транзистора, которое близко к напряжению питания схемы. Таким образом, логический перепад напряжения близок к напряжению питания. Большая разница между уровнями нуля и единицы значительно повышают помехоустойчивость схемы по сравнению с логикой на биполярных элементах, такой как ТТЛ и особенно ЭСЛ и И2Л. Еще одно преимущество МОП-логики заключается в том, что ее входные (затворные) цепи практически не потребляют тока. Влияние входной цепи последующего (нагрузочного) элемента сводится лишь к увеличению входной емкости данной ячейки. Однако как раз это преимущество – высокое сопротивление входных цепей – приводит к затягиванию заряда и разряда паразитных емкостей, что является главной причиной невысокого быстродействия МОП-логики по сравнению с ЭСЛ, ТТЛ. МОП-транзисторная логика на комплементарных транзисторах (КМОП) имеет основное достоинство в том, что в ней изменение выходного напряжения не связано с изменением тока: он остается близким к нулю. Достоинствами КМОП микросхем являются: малая потребляемая мощность в статическом режиме; очень высокое входное сопротивление; большая нагрузочная способность (коэффициент разветвления 50 – 100); большой диапазон напряжения питания (3 – 15 В); малая зависимость характеристик от температуры.
К недостаткам КМОП микросхем можно отнести: повышенное выходное сопротивление; большое время задержки (200 нс); большой разброс всех параметров. Рассмотрим принцип действия схем КМОП на примере инвертора, изображенного на рис. 18.16.
Рис. 18.16. Инвертор КМОП Пороговое напряжение обоих транзисторов составляет, как правило, 1.5 В. Если U ВХ = 0, то открыт р -канальный МОП-транзистор VT2, а n -канальный МОП-транзистор VT1 заперт. При этом выходное напряжение равно E ПИТ. Если U ВХ = E ПИТ, то транзистор VT2 заперт, a VT1 открыт и выходное напряжение равно нулю. Напряжение питания можно произвольно выбирать в диапазоне от 3 до 15 В. Очевидно, что в статическом режиме потребление тока данной схемой будет равно нулю. Лишь в момент переключения существует небольшой ток утечки. Потребление тока этой схемой определяется в основном процессами перезаряда паразитных емкостей. Если к одному выходу подключается несколько КМОП-элементов, то при каждом изменении состояния все входные емкости должны перезаряжаться через выход одного элемента. Когда выходное напряжение переходит в состояние логической единицы, емкостная нагрузка через транзистор VT2 заряжается до величины E ПИТ. При этом от источника питания отбирается заряд q = CE ПИТ. Если выходное напряжение достигает низкого уровня, емкостная нагрузка разряжается через транзистор VT1. Следовательно, в течение каждого периода Здесь Напряжение логической единицы зависит от выбранного напряжения питания. При переключении этой схемы ее выходное напряжение изменяется симметрично относительно уровня половины напряжения питания. С увеличением напряжения питания увеличивается также и запас помехоустойчивости. Если E ПИТ = 5В, достигается совместимость с уровнями ТТЛ. При этом один элемент КМОП может управлять, как правило, однимстандартным элементом ТТЛ.
На рис. 18.17 изображен логический элемент КМОП ИЛИ-НЕ, работающий на том же принципе, что и описанный выше инвертор.
Рисунок 18.17. Элемент ИЛИ-НЕ типа КМОП
Чтобы всегда можно было обеспечить большое управляемое сопротивление нагрузки, когда любое из входных напряжений будет иметь высокий уровень, соответствующее число р-канальных транзисторов включается последовательно. Несмотря на то, что при этом выходное сопротивление схемы в состоянии логической единицы возрастает, выходное напряжение логической единицы остается на уровне E ПИТ, так как в стационарном режиме ток не течет. Путем изменения параллельного включения транзисторов на последовательное (и наоборот) из схемы ИЛИ-НЕ можно получить логический элемент И-НЕ, представленный на рис. 18.18.
Рис. 18.18. Элемент И-НЕ типа КМОП
Читайте также: IV . Пропастта между неживата материя и живота- основен проблем в учението за еволюцията. Воспользуйтесь поиском по сайту: ![]() ©2015 - 2025 megalektsii.ru Все авторские права принадлежат авторам лекционных материалов. Обратная связь с нами...
|