 |
Общая классификация кристаллов программируемой логики.
|
|
|
|
Существуют два класса программируемых логических интегральных схем:
1) CPLD – основывается на описании устройства с помощью систем логических уравнений, представленных в дизъюнктивной нормальной форме.
2) FPGA – основывается на описании устройств по таблицам функционирования.
CPLD → SPLD (PLA, PAL)
FPGA → GA
CPLD
В 80-е годы 20-го века серийно выпускались схемы программируемых логических матриц (PLA) и программируемой матричной логики (PAL)
CPLD (англ. Complex Programmable Logic Device) — программируемая логическая интегральная схема (ПЛИС) в диапазоне сложности между микросхемами PAL (англ.) (Programmable Array Logic) и FPGA (англ. Field-Programmable Gate Array), сочетающая их архитектурные решения.
Основой CPLD является матрица макроячеек, в которой реализованы логические соединения вентилей или более сложные логические операции. Блоки макроячеек объединены программируемой коммутационной матрицей с последующим выходом на входы (выходы) схемы.
Общие особенности технологий:
· CPLD и PAL:
· Энергонезависимая («Non-volatile» (англ.)) конфигурационная память. В отличие от большинства FPGA, для CPLD не требуется еще одна микросхема для их конфигурации (ROM), и CPLD может функционировать непосредственно после подачи на него питания (включения).
· В исходных вариантах CPLD маршрутизация ограничивала возможность подключения большинства логических блоков к их каналам ввода/вывода через внешние пины, что не позволяло оптимально использовать внутреннюю память микросхем и реализовать многоуровневую логику. Для более новых семейств больших CPLD это ограничение уже не характерно.
· CPLD и FPGA:
· Большое количество доступных логических вентилей. CPLD обычно имеют от нескольких тысяч до десятков тысяч логических вентилей, что позволет реализовать сравнительно сложные устройства обработки данных (для PAL это - до нескольких сотен логических вентилей, максимум. В отличие от них, количество вентилей в современных FPGA может достигать нескольких миллионов.
|
|
|
· Для FPGA возможно программирование более гибкой и сложной логики, чем простейшие выражения типа суммы произведений, вплоть до реализации как элементов DSP, цифровых фильтров, так и CPU в целом (в отличие от CPLD, технология FPGA базируется на вентильных матрицах Look-up tables (LUTs). [1][2] [3]
Главным отличием между большим CPLD и малым FPGA до недавних пор было наличие внутренней энергонезависимой конфигурационной памяти в CPLD. Это отличие становится уже не столь значимым, поскольку ряд последних моделей FPGA также включают такую внутреннюю память. Тем не менее, наличие такой внутренней энергонезависимой конфигурационной памяти, наряду с такой важной характеристой, как устойчивость показателей, делают CPLD незаменимыми для современных цифровых схем в качестве устройства для инициализации схемы, перед тем, как передать управление другим микросхемам, не обладающим такой способностью. В качестве примера можно привести использование CPLD для загрузки данных конфигурации FPGA из энергонезависимой памяти. CPLD можно назвать промежуточным этапом между устройствами PAL и FPGA, и, по мере развития технологии, различия между CPLD и FPGA продолжают размываться (например, иногда некоторые CPLD фирмы Intel называют FPGA). В то же время, сравнивая эти два семейства и учитывая развитие самих CPLD и их возможностей, такие их архитектурные преимущества, как цена, энергонезависимая конфигурация, макроячейки с предсказуемыми характеристиками параметров, меньшее энергопотребление, можно предположить, что CPLD будут иметь в обозримом будущем устойчивую нишу в задании начальных параметров цифровых схем, мобильной технологии, расширении числа входов/выходов для более сложных микросхем, предобработке сигналов (например, контроллер COM-порта, USB, VGA) и в других применениях.
|
|
|
PLA (Programmable Logic Array) – программируемая логическая матрица. Разработаны в 1971 году и являются развитием технологии программируемых постоянных запоминающих устройств (ППЗУ). Это первые программируемые логические устройства.
Это ПЛИС, имеющие программируемую матрицу «И» и программируемую матрицу «ИЛИ»
PAL (Programmable Array Logic) - Появились в результате совершенствования архитектуры. Первые PAL программировались пережиганием плавких перемычек. Затем были созданы репрограммируемые ПЛИС с ультрафиолетовым и электрическим стиранием записанных логических функций. Это ПЛИС, имеющие программируемую матрицу «И» и фиксированную матрицу «ИЛИ»
GAL – (Gate Array Logic) – вентильная логическая матрица. Помимо матрица «И» и «ИЛИ» эти ПЛИС имеют на выходе триггер.
CPLD – (Complex Programmable Logic Device) - программируемая логическая интегральная схема (ПЛИС) в диапазоне сложности между микросхемами и FPGA, сочетающая их архитектурные решения. Основой CPLD является макроячейка (англ.), в которой реализованы логические соединения вентилей или более сложные логические операции. Блоки макроячеек объединены программируемой коммутационной матрицей с последующим выходом на входы (выходы) схемы.
FPGA – (field-programmable gate array) - программируемые пользователем вентильные матрицы. содержат блоки умножения-суммирования, которые широко применяются при обработке сигналов (DSP), а также логические элементы (как правило на базе таблиц перекодировки (таблиц истинности)) и их блоки коммутации. FPGA обычно используются для обработки сигналов, имеют больше логических элементов и более гибкую архитектуру, чем CPLD. Программа для FPGA хранится в распределённой памяти, которая может быть выполнена как на основе энергозависимых ячеек статического ОЗУ — в этом случае программа не сохраняется при исчезновении электропитания микросхемы, так и на основе энергонезависимых ячеек Flash-памяти или перемычек antifuse — в этих случаях программа сохраняется при исчезновении электропитания. Если программа хранится в энергозависимой памяти, то при каждом включении питания микросхемы необходимо заново конфигурировать её при помощи начального загрузчика, который может быть встроен и в саму FPGA. FPGA применяются также, как ускорители универсальных процессоров в суперкомпьютерах
|
|
|
