 |
Архитектура кэш. Кэш прямого отображения.
|
|
|
|
Кэш-память состоит из строк фиксирова- нной длины. Размер строки кэш = произ- ведению ШД МП (разрядности ячейки ОП) и величины стандартного пакетного цикла (4). N = ШДМП * 4.
Например, Pentium N=8Б*4=32Б.
С каждой строкой кэш связаны инф-ция об адресе скопированного в него блока – тег (старшие разряды адреса). Эта инф-ция хранится в связанной с данной строкой ячейке спец. памяти тегов.
В зависимости от способа определения взаимного соответствия строки кэш и области ОП различают 3 архитектуры кэш памяти:
1)Кэш прямого отображения (direct map- ped cache). Блок может занимать только определенную строку кэш.
2)Наборно-ассоциативный кэш (set asso- ciative cache). Блок ОП может занимать любую строку набора.
3)Ассоциативный кэш. Блок ОП может занимать любую строку кэш.
Кэш прямого отображения.
Пример: Объем ОП 64 МБ, объем кэш 256 МБ, процессор Pentium.
Рассчитаем длину строки кэш-памяти:
N = ШДМП * 4 = 8Б * 4 = 32Б.
Кэшируемая ОП разбивается на страницы. Размер страницы совпадает с размером кэш-памяти.
Кол-во страниц в ОП:
К = 64 МБ / 256 КБ = 256 страниц.
31 30 1 0
8191 8191
… 8190
¶
11100011 x x x x 3
10101010 x 2
00001111 1 255
11110000 0 0
Tag RAM Кэш ОП
256 КБ 64 МБ
Рассчитаем кол-во строк в кэш-памяти:
256 КБ / 23 КБ = 8 К = 8192 строки.
Архитектура прямого отображения под- разумевает, что каждая строка кэш может хранить копию соответствующего блока из любой страницы кэшированной памя- ти, т.е. первые 32 Б нулевой страницы ОП, первой страницы ОП и т.д. могут копи- роваться только в нулевую строку кэш. Следующие 32 Б каждой страницы могут копироваться в первую страницы кэш.
Т.к. объем ОП > кэш, то на одну строку кэш может претендовать 256 блоков, име- ющих одинаковое смещение на странице.
Строка кэш в определенный момент может быть занята только одним из блоков ОП.
|
|
|
Инф-ция о том, какой именно блок зани- мает данную строку (старшая часть адреса ячейки), называется тегом и хранится в связанной с данной строкой ячейке спец. памяти тегов.
Память тегов должна иметь кол-во ячеек, равное кол-ву строк кэш.
С каждой строкой кэш связан бит дейст- вительности (V) и бит модификации (М).
Контроллер кэш физический адрес байта ОП делит на 3 части:
8 бит Физ. адрес ОП 13 бит 5 бит
25 18 17 5 4 0
№ строки № байта
сравнивается с тегом в строке
адрес кэш
Разрядность физ. адреса:
n = log2 64 М. 2n = 64 М n = 26
Разрядность номера байта в строке:
к = log2 32 2к = 32 к = 5
Разрядность номера строки:
m = log2 8191 m = log2 8 K 2m = 8 K
2m = 23*210 m = 13
Пример:
Адрес обращения к ОП:
10101010|0000000000010|11110
сравнив. № строки № байта
с тегом 2 30
Из адреса ОП контроллер кэш выделяет № строки (разряды 17-5, № строки – 2), считывает содержимое второй ячейки па- мяти тегов и сравнивает его со старшими разрядами (25-18) адреса обращения.
(2 яч.) = 10101010
([25-18]) = 10101010
Коды совпали => кош-попадание. МП бу- дет передан 30 ый Б из второй строки кэш.
Пример:
11100000|0000000000011|11111
сравнив. № строки № байта
с тегом 3 31
Контроллер кэш выделяет № строки (ра- зряды 17-5, № строки – 3), считывает со- держимое третьей ячейки памяти тегов и сравнивает его со старшими разрядами адреса (25-18).
(3 яч.) = 11100011.
([25-18]) = 11100000.
Коды не совпали => кэш-промах. Из ОП считывается блок инф-ции, равный разме- ру строки кэш-памяти – 32 Б, который за- гружается в третью строку кэш памяти. Содержимое третьей ячейки памяти тегов заменяется на содержимое разрядов (25-18) адреса.
(3 яч.) = 11100000.
МП будет передан 31 ый Б из третьей стро- ки кэш.
24.Кэш со сквозной записью.
WRITE TROUGER (WT).
Когда МП выполняет запись данных, то данные записываются в ОП и в кэш в слу- чае кэш-попадания.
Недостаток: в циклах записи МП вынуж- ден ожидать медленную ОП.
25.Кэш с обратной (отложенной) записью.
WRITE BACK (WB).
Запись данных происходит в кэш память, если там присутствует адрес приемника, и в ОП в случае кэш-промаха.
Обновление инф-ции в ОП выполняется только при определенных условиях: 1)ко- гда какое-л. устройство запрашивает не обновленные данные в ОП. 2)когда стро- ка кэш потребовалась для записи в нее других данных.
26.ИМС, используемые для построения КЭШ. Маркировка Имс.
1)Async SRAM – асинхронная статичес- кая ОП. Этот тип памяти подразумевает- ся по умолчанию.
ИМС имеет простейший интерфейс:
- ША А. - ШД DIO (DQ).
- CS# (chipset select) – выбор МС.
- WR/RD (WE#) – режим работы.
Разрядность ячейки 8 бит.
Время доступа 12, 15, 20 нс.
Лучший пакетный цикл 2-1-1-1 на f 33 МГц.
На маркировке указывается емкость в Кб.
Um4256ВУ-12
емкость t доступа
в Кбитах 12 нс.
Емкость: 256 Кбит. Организация: 32 К * 8.
Емкость: 32 КБайт.
2)Sync Burst SRAM (SB SRAM) – синхро- нная статическая память, оптимизирован- ная под выполнение пакетных (Burst) опе- раций, свойственных работе кэш-памяти. Она содержит внутренний двухразрядный счетчик адреса.
В дополнение к сигналам, используемым стандартной SRAM, память использует сигнал clock (c) для синхронизации с си- стемной шиной.
Все сигналы считаются действительными по положительному перепаду сигнала Clock.
Время доступа 8.5, 10, 13.5 нс.
Лучший пакетный цикл 3-2-2-2 на f 75 МГц.
3)Pipelined Burst SRAM (PB SRAM) – ко- нвейерное усовершенствование синхрон- ной памяти. Конвейером является доп. внутренний регистр данных.
Время доступа 4-8 нс.
Лучш. пакетн. цикл 3-1-1-1 на f 133 МГц.
На маркировке ИМС синхронной стати- ческой ОП указывается организация: ко- личество ячеек в кило и разрядность яче- йки в битах.
Um46464ВУ-6
кол-во разрядность
ячеек ячейки
64 К * 64 бита
27.Архитектура компьютера IBM PC.
28.Шины расширения. Назначение. Пропускная способность. Синхронные, асинхронные шины расширения. Синхронный, асинхронный обмен.
Предназначены для подключения конт- роллеров внешних устройств, расширя- ющих возможности компа.
| Шина | пропускная способность |
| ISA-8 ISA-16 EISA VLB PSI | 4 МБ/с 8 МБ/с 33.3 МБ/с 132 МБ/с 132 (264) МБ/с |
Шина является синхронной, если фикса- ция всех сигналов выполняется по поло- жительному перепаду сигнала тактовой частоты.
|
|
|
Шина является асинхронной, если ус-во реагирует на управляющие сигналы в мо- мент переключ. их в активн. состояние.
|
|
|
(ISA, X-BUS)
Шина является локальной, если ее конт- роллер подключается к системной шине компа (PCI, AGP, VLB). Нелокальные шины ISA, X-BUS.
К шине может быть подключено много устройств, но работать на шине могут только 2 ус-ва. Одно ус-во управляет шиной (Master, Indicator, задатчик). Дру- гое ус-во является исполнителем (Slave, Target, подчиненное ус-во).
Если исполнитель такой же быстрый, как зататчик, то на шине может быть реализо- ван синхронный обмен – обмен в темпе управляющего ус-ва.
При асинхронном обмене “медленный” исполнитель приостанавливает работу управляющего ус-ва на время выполне- ния им требуемой операции. Для этого на шине есть линия, сигнал на которой говорит о неготовности исполнителя.
Цикл обмена управляющее ус-во продле- вает на целое кол-во тактов шины. Обмен не может длиться больше максимального системного времени ожидания 15.6 мкс (регенерация).
|
|
|
