 |
Задание на лабораторную работу
|
|
|
|
1. Изучить правила создания программных ядер цифровых блоков.
2. Разработать ядро цифрового блока на языке VHDL согласно варианта задания.
3. Синтезировать устройство в ПЛИС типа CPLD и FPGA.
Содержание отчета
1. Спецификация устройства;
2. Описание тестовых последовательностей;
3. Текст программы на языке VHDL;
4. Отчеты по синтезу для двух типов ПЛИС;
5. Выводы.
Варианты заданий
Все устройства должны иметь сигнал сброса и синхросигнал.
1. Одноканальная 32-х разрядная регистровая память, 16 регистров.
Вход: адрес (номер) регистра; код операции 0/1 – чтение / запись; данные для записи.
Выход: прочитанные (/записанные) данные.
2. Реализовать функцию перевода двоичного числа в десятичное.
Вход: двоичное 32-х разрядное число
Выход: число типа Integer
3. Реализовать блочный перемежитель двоичных чисел, перемежитель меняет местами строки и столбцы квадратной матрицы. Маска для перемежения постоянная.
Вход: массив чисел 32х32.
Выход:флаг (1- выходные данные сформированы, 0-данных нет);
выходные данные или массив «0».
4. Реализовать 32-разрядный сдвиговый регистр. Регистр осуществляет логический или арифметический сдвиг на 1 разряд влево/ вправо.
Вход: входные данные;
направление сдвига - вправо/влево;
тип сдвига.
Выход: выходные данные.
5. Реализовать 32-разрядный сдвиговый регистр. Регистр осуществляет циклический сдвиг на указанное число разрядов.
Вход: входные данные;
число разрядов для сдвига;
направление сдвига вправо/влево;
Выход: выходные данные.
6. Реализовать АЛБ процессора, обрабатывающего беззнаковые числа. Реализуемые операции: сложение, вычитание.
Вход: входные данные;
код операции.
|
|
|
Выход: выходные данные;
флаги: переполнение, меньше нуля.
7. Реализовать АЛБ процессора. Реализуемые операции – AND, OR, NOR. На обоих портах А и B стоят управляемые инверторы.
Вход: входные 32-х разрядные данные;
код операции;
сигналы управления входами (инвертировать/ не инвертировать).
Выход: выходные данные.
8. Реализовать АЛБ. Реализуемые операции – сравнение двух знаковых чисел с фиксированной точкой. Отрицательный числа представлены в дополнительном коде.
Вход: входные 32-х разрядные данные.
Выход: выходные данные (01 – A>B, 10 – A<B, 11 – A=B).
9. Разработать устройство обработки информации от круглого радара, определяющее направление движение наблюдаемого объекта (по часовой стрелке, против часовой стрелки, неподвижен). Всего на радаре 180 датчиков, расположенные по окружности. От каждого датчика поступает сигнал 0/1 (нет объекта/ датчик фиксирует объект.
Вход: данные от датчиков радара.
Выход: флаг наличия объекта;
номер датчика;
направление движения (01 – по часовой стрелки, 10 – против часовой стрелки, 11 – объект не подвижен).
10. Счетчик со сбросом, загрузкой, сигналом разрешения – устройство подсчитывает количество изменений входных данных с последнего сигнала «сброс». Счет выполняется только при наличии сигнала «разрешение счета».
Вход: входные 32-х разрядные данные;
сброс;
разрешение счета.
Выход: выходные данные.
11. Устройство управления индикацией семисекционного цифрового табло.
Вход: двоичный код арабской цифры (от 0 до 9).
Выход: сигналы управления.
12. Устройство, представленное на рисунке. Компоненты устройства - D-триггер и сумматор по модулю 2.
Вход: d0 … d3.
Выход: вектор состояний триггеров.
13. Реализовать устройство. Компоненты устройства - D-триггер и сумматор по модулю 2.
Выход: вектор состояний триггеров.
14. Устройство умножения/ деления на число, являющееся степенью 2
|
|
|
Вход: входные 32-х разрядные данные;
код операции;
степень 2.
Выход: выходные данные
15. Сверточный кодер с параметрами:
- скорость кода ½;
- кодовое ограничение 4;
- задающий полином [13 05].
Библиографический список
1. Интегрированные САПР: метод.указания к лабораторным работам / сост.: В.Н. Ланцов, Е.В. Галичев, М.А. Трофимов; Владим. Гос. Ун-т. – Владимир: Ред.-издат. Комплекс ВлГУ, 2005. – 32с.
2. Дж. Ф. Уэйкерли. Проектирование цифровых устройств, т.1 М.: Постмаркет, 2002. – 544с.
3. Дж. Ф. Уэйкерли. Проектирование цифровых устройств, т.2 М.: Постмаркет, 2002. – 528с.
4. Куликов К.В. Основные проблемы проектирования систем на одном кристалле. – Новые методологии проектирования изделий микроэлектроники (New design methodologies): Материалы МНТК, Владимир, ВлГУ, 2004. – С. 35-37.
ТЕОРИЯ ЭЛЕКТРИЧЕСКОЙ СВЯЗИ
Методические указания к практическим занятиям
Составитель
КАЛЫГИНА Любовь Александровна
Ответственный за выпуск - зав.кафедрой профессор В.Н. Ланцов
Редактор.
ЛР №020275 от 13.11.96. Подписано в печать..2007.
Формат 60х84/16. Бумага для множит. техники. Гарнитура Times.
Печать офсетная. Усл. печ. л.. Уч.-изд. л.. Тираж 50 экз.
Заказ.
Владимирский государственный университет.
Подразделение оперативной полиграфии
Владимирского государственного университета.
Адрес университета и подразделения оперативной полиграфии:
600000, Владимир, ул. Горького, 87
|
|
|
