Логические элементы. Серии цифровых интегральных схем

 

К цифровым интегральным микросхемам относятся устройства, с помощью которых преобразуются и обрабатываются сигналы, выраженные в двоичном или другом цифровом коде. Используемые при этом сигналы близки по форме к прямоугольным импульсами имеют два фиксированных уровня напряжения. Если уровню низкого напряжения приписывается символ “0”, а уровню высокого напряжения - “1”, то говорят о положительной логике. В противном случае логика отрицательная.

Основой цифровых микросхем является логический элемент, предназначенный для преобразования входных сигналов в выходные по определенному закону, причем те и другие принимают только значение “0” и “1”. Обозначим входные сигналы “X”, а выходные -“Y”, получим логическую функцию Y=F(X). Логическая функция записывается в виде математических символов или таблиц.

Основными логическими функциями являются: Y= – отрицание, инверсия или “НЕ” (табл.3.4.1); логическая сумма, дизъюнкция или функция “ИЛИ” (табл.3.4.2). Y = X₁ + X₂ = X₁ Ú X₂; логическое произведение, конъюнкция или функция “И” (табл.3.3) Y = X₁ * X₂ = X₁ ^ X₂ Используя законы алгебры логики, на основе этих элементарных логических функций можно получить более сложные логические функции.

На рис.3.19. приведены обозначения логических элементов, выполняющие соответствующие логические функции НЕ, ИЛИ, И.

Логические элементы конструируются на основе ключевых схем, которые могут иметь различные конструкторско–технологическое исполнение. Совокупность цифровых микросхем, имеющих единое конструктивно-технологическое исполнение, выполняющих различные логические функции и предназначенные для совместного исполнения, называется серией интегральных схем.

Табл. 3.2
X1	X2	Y

Табл. 3.3
X1	X2	Y

Табл. 3.1
X	Y

 

 

ИЛИ И НЕ а б в

Рис.3.19. Условные обозначения основных логических элементов

 

По типу принципиальной электрической схемы базового элемента в серии все логические элементы разделяются на элементы ДТЛ – типа (диодно – транзисторная логика), ТТЛ - типа (транзисторно – транзисторная логика), ЭСЛ – типа (эмиттерно – связанная логика), И²Л –типа (интегральная инжекционная логика), МОП и КМОП – типа (логика на полевых транзисторах).

К основным параметрам цифровых микросхем относятся быстродействие и потребляемая мощность. Быстродействие оценивают по времени задержки распространения сигнала t_зд, т.е. по интервалу времени от подачи входного импульса до появления выходного; потребляемую мощность P_пот- по среднему значению мощности, потребляемой в состоянии “0” и “1”. Важным параметром также является коэффициент разветвления по выходу Кр, равный числу нагрузок, которые можно одновременно подключить к выходу. Он определяет нагрузочную способность логического элемента.

Примером базового элемента ДТЛ – логики является схема рис.3.20, выполняющая функцию логического элемента И. Логика положительная, при сигнале “0” на всех входах все диоды открыты, в них и в резисторе R появляются токи, создаваемые источником E₁ и замыкающиеся через источники сигналов, подключенные ко всем входам. Поскольку сопротивление резистора R значительно больше прямого сопротивления диодов, напряжение на нем приблизительно равно E, а напряжение на входе оказывается близким к нулю.

Если напряжение на одном из входов соответствует логической “1” (Е >Е₁), то соответствующий диод закрывается, однако остальные диоды открыты и на выходе по прежнему остается сигнал “0”. Сигнал “1” появится на выходе только тогда, когда на все входы будет воздействовать сигнал “1”, все диоды окажутся закрытыми, ток через резистор будет равен нулю и U_вых = E₁.

Чтобы получить логический элемент И – НЕ, к элементу по схеме рис.3.20. добавляют инвертор на транзисторе (рис.3.21). Операция И осуществляется диодной частью схемы (Д₁ – Д₄, R₁), а транзисторный каскад с общем эмиттером служит инвертором и преобразует величину напряжения логического уровня, принцип работы которого приведен на рис.3.10.

 

а б

Рис. 3.20. Схема логического элемента И - а и кодирование его сигналов - б

 

Рис. 3.21. Схема ДТЛ-элемента И-НЕ с простым инвертором

 

На основе схемы рис.3.21 построена, например, 156, 173 серии микросхем.

ДТЛ – логика обладает низким быстродействием и значительной потребляемой мощностью. Потому она большей степени используется в устройствах управления и автоматики.

Более высоким быстродействием по сравнению с ДТЛ логикой обладает ТТЛ – логика.

Рис. 3.22. Схема ТТЛ-элемента И-НЕ с простым инвертором

 

На рис.3.22 приведена схема самого распространенного элемента логики ТТЛ – базового элемента серии К155. Логический элемент этой серии имеет быстродействие t_зд = 9 нс и Р =10 мВт.

Операция И реализуется здесь многоэмиттерным транзистором Т₁, а транзистор Т₂ служит в качестве инвертора. Многоэмиттерные транзисторы легко реализуются в интегральной технологии и служат основой ТТЛ-элементов. Если на всех входах (эмиттерах транзистора Т₁) действует сигнал “1” (высокий потенциал), то все переходы эмиттер–база транзистора Т₁ закрыты. Потенциал базы транзистора Т₂ близок к нулю, а переход коллектор – база транзистора Т₁ отрыт приложенным в прямом направлении напряжением источника +Е. Ток коллекторного перехода транзистора Т₁ проходит через переход эмиттер – база транзистора Т₂ переводя его в режим насыщения, а на выходе появляется сигнал “0” (низкий потенциал). Если на одном из входов появится сигнал “0”, то соответствующий переход эмиттер – база транзистора Т₁ откроется и его базовый ток перебросится из коллекторной цепи в эмиттерную. В результате транзистор Т₂ закроется и на выходе появится высокий потенциал (“1”). Таким образом, сигнал “0” может быть на выходе только при сигналах “1” на всех входах, что соответствует операции И – НЕ. Перспективной разновидностью логики ТТЛ являются микросхемы ТТЛШ, имеющие во внутренней структуре р-n переходы с барьером Шотки (р-n – переходы, внутри или рядом с которыми находится очень тонкий слой металла). Их применение на порядок улучшило соотношение быстродействия / потребляемая мощность. Хорошо известны серии логики ТТЛШ: К531 – высокоскоростная – t_зд=3 нс, P_пот=19 мВт и К555 – высокоэкономичная – P_пот=2 мВт, t_зд=9,5 нс, которое служит эффективной заменой для микросхем серии К155.

На рис.3.23 приведена схема такого элемента И – НЕ. Транзистор Т₃ выполняет функции эмиттерного повторителя с нагрузкой в виде транзистора Т₄. При воздействии сигнала “1” на все входы транзистор Т₂ насыщен, как показано ранее. Следовательно, транзистор Т₄ также насыщен из-за высокого потенциала на его входе (точка а), создаваемого эмиттерным током транзистора Т₂ на резисторе R₃. Благодаря низкому потенциалу коллектора транзистора Т₂ (точка б) транзистор Т₃ закрыт. При воздействии сигнала “0” хотя бы на один из входов транзистор Т₂ закрывается, а транзистор Т₃ открывается из-за повышения потенциала точки б и работает как эмиттерный повторитель. Диод Д (Шотки) служит для обеспечения режима смещения транзистора Т₃, т.е. для того, чтобы этот транзистор был закрыт при насыщенном транзисторе Т₂. Прямое напряжение на диоде Д составляет около 0,5 В и служит для запирания транзистора Т₃. Это напряжение создается даже при очень малых (порядка микроампер) токах закрытого транзистора Т₃.

Рис. 3.23. Схема ТТЛ-элемента И-НЕ со сложным инвертором

 

ТТЛ и ТТЛШ элементы относятся к положительной логике с логическими уровнями: “1” ≈ 2,4 В и выше, “0” ≈ 0…0,4 В. Тактико – технические данные этих серий микросхем приведены в таблицах 3.4.4 и 3.4.5.

Принципиальная схема логического элемента типа ЭСЛ, серия К500 показана на рис.3.24. Особенность ЭСЛ в том, что схема логического элемента строится на основе интегральных дифференциальных усилителей, транзисторы Т₁, Т₂, Т₃ которые могут переключать ток и при этом никогда не попадают в режим насыщения из-за наличия в коллекторных и эмиттерных цепях резисторов R₁…₆, ограничивающих этот ток, этим устраняется этап рассасывания избыточных зарядов, поэтому элементы типа ЭСЛ – самые быстродействующие: в настоящее время их быстродействие достигло субнаносекундного диапазона.

Важным достоинством элементов типа ЭСЛ является наличие инверсных выходов, позволяющих реализовать как логическую функцию, так и ее отрицание. Свое функциональное назначение согласно таблице 3.2 элемент рис.3.24 реализует следующим образом.

Рис. 3.24. Схема ЭСЛ-элемента ИЛИ/ИЛИ-НЕ

 

Если на один из входов или оба входа подать напряжение такого значения, что потенциал U_бэ транзисторов Т₁ или Т₂ станет больше порогового значения, то соответствующий или оба транзистора вместе откроются. Ток, протекающий через них, создаст падение напряжения на резисторе R₆. напряжение U_бэ транзистора Т₃ падает и напряжение на коллекторе Т₃ повышается. Если напряжение на обоих входах низкое и не достигает порогового значения транзисторы Т₁ и Т₂ закрыты, а транзистор Т₃ открыт высоким напряжением на его переходе U_бэ, электрический потенциал коллектора Т₃ падает. Инверсный выход с коллекторов транзисторов Т₁ и Т₂ реализует функцию ИЛИ–НЕ.

ЭСЛ – относятся к положительной логике с логическими уровнями: “1” ≈ - 1,0 В, “0” ≈ - 1,65 В. Примерами микросхем на ЭСЛ – логике могут служить серии: К100, К500, К1500, технические параметры которых приведены в таблицах 3.4 и 3.5.

Существенными преимуществами логических элементов на полевых МОП (МДП) - транзисторах перед логическими элементами на биполярных транзисторах являются: малая мощность, потребляемая входной цепью, в результате чего соответственно возрастает коэффициент разветвления по выходу Кр>>10-20; простата технологического процесса изготовления, сравнительно низкая стоимость, малая потребляемая мощность, большая степень интеграции элементов в кристалле микросхемах.

Однако по быстродействию даже лучшие логические элементы на МОП транзисторах уступают схемам на биполярных транзисторах. Это обусловлено тем, что у них имеются сравнительно большие входные емкости, на перезарядку которых затрачивается определенное время. Кроме того, выходное сопротивление у открытого МОП-транзистора обычно больше, чем у биполярного, что увеличивает время зарядки конденсаторов нагрузки и ограничивает нагрузочную способность.

а б

Рис.3.25. Схема логического элемента НЕ на однотипных МОП-транзисторах - а; схема логического элемента НЕ на комплементарных МОП-транзисторах - б

 

На рис.3.25, а приведена схема элемента НЕ 172 серии микросхем МОП- логики. Логика отрицательная с логическими уровнями; “1”≈–7,5В,“0”≈-2,3В.

Транзистор Т_у в схеме является управляющим, а транзистор Т_н – нагрузочным. Транзисторы выполнены с индукцированным каналом р-типа. Если на входе элемента малая напряжение между затвором и истоком U_зи, соответствующие логическому уровню “0”, транзистор Т_у закрыт, Т_н – открыт, и на входе появляется низкое напряжение близкое –Е_с и соответствующие логическому уровню “1”. При появлении на вход Т_у значительного напряжению U_зи, соответствующего логическому уровню “1”, транзистор Т_у открывается и на входе элемента появляется высокий электрический потенциал соответствующий логическому уровню “0”.

Наиболее перспективны серии, выполненные на комплементарных МОП - транзисторах (КМОП – логика) (К176, К561, К564, К765 и др.)

Комплементарными (взаимно дополняющими) называют пару МОП транзисторов со сходными значениями параметров, но с полупроводниковыми структурами взаимно отображенными как бы в виде негатива и позитива. Так на рис.3.25,б транзистор Т_у выполнен с индукцированным каналом р - типа, а транзистор Т_н - n - типа. Потребляемая мощность сокращается до минимума, так как обеспечивается управление транзистора Т_у, Т_н, при которым открытому состоянию одного транзистора соответствует закрытое состояние другого. Логика принципа работы этого элемента не отличается от элемента И рис.3.25,а. Отличие заключается в том, что нагрузочный транзистор Т_н работает по принципу “закрыт - открыт”, что обеспечивает минимальное потребление элемента.

Схема элементов ИЛИ - НЕ, И - НЕ в КМОП – логиках получают путем последовательного соединения группы транзисторов одного типа и параллельного соединения группы транзисторов другого типа, представляющие собой элементы И рис.3.25,б. Для примера на рис.3.26 а и б приведены схемы логических элементов ИЛИ – НЕ (а) и И – НЕ (б).

а б

Рис. 3.26. Схемы логических элементов ИЛИ-НЕ - а и И-НЕ - б на дополняющих МОП транзисторах

 

Принцип анализа выполнения элементов своих логических функций не отличается от подхода к анализу выполнения своих функциональных назначений элементов ДТЛ, ТТЛ, ЭСЛ – логик.

Тактико-технические данные серии микросхем МОП и КМОП – логик приведены в таблицах 3.4 и 3.5.

Помимо рассмотренных существуют элементы других типов, например И²Л (интегрально-инженерная логика), КНС (кремний на сапфире), арсенид галлия и др., и обладающие высоким быстродействием и малой мощностью потребления энергии.

В таблице 3.4 и 3.5 для сравнения приведены основные параметры соответственно логических элементов различных типов и серий микросхем. Приведены параметры: напряжения питания En, мощность потребления одним элементом –Р_пот, время задержки распространения -t_зд, коэффициент разветвления по выходу – Kp, fмакс – максимальная частота переключений. Общие сведения о микросхеме указываются в её условном обозначении, нанесённом на корпусе. Оно включает в себя номер серии микросхемы (обычно три или четыре цифры), перед которым может быть одна или две буквы. У микросхем широкого применения первой ставят букву К, вторая буква характеризует материал корпуса для защиты от воздействия внешней среды (Р—пластмассовый, М или С — металло- или стеклокерамический соответственно). За номером серии следуют две буквы, поясняющие функциональное назначение. Для всех логических элементов первой из них следует буква Л, вторая буква определяет тип логического элемента (И— элемент И, Л—ИЛИ, Н—НЕ, Д—расширитель по ИЛИ, А—элемент И – НЕ, Е—элемент ИЛИ – НЕ, Р—комбинированный элемент И – ИЛИ – НЕ). Цифра в конце условного обозначения соответствует порядковому номеру

Таблица 3.4

ОСНОВНЫЕ ПАРАМЕТРЫ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ РАЗЛИЧНЫХ ТИПОВ

Тип Элемента	En, В	Pпот, мВт	Tзд, нс	Kp
ДТЛ ТТЛ n-МОП p-МОП КМОП   ЭСЛ И2Л	+5; -12 5—15   -5.2	0.5 0.5 0.3—3 мкВт/кГц* 8—40 0.001—0.1	90—30   1000—10

* Мощность пропорциональна частоте переключений (при частоте 1 кГц мощность равна 0.3—3 мкВт).

 

Таблица 3.5

НЕКОТОРЫЕ ПАРАМЕТРЫ ОТЕЧЕСТВЕННЫХ МИКРОСХЕМ

Серия	Pпот, мВт	Tзд, нс	Fмакс, мГц	Кр	Схемотехника
			До 35	10—30	ТТЛ
	2.7 1.2	9.5 9.5		20—150	ТТЛШ
	0.002 0.002 0.0025 0.0025	3.5		8—20	КМОП
	8—25	2.9 1.5		10—15	ЭСЛ

Наибольшее распространение получили логические ТТЛ-, ЭСЛ-, КМОП- элементы. Технологии n-МОП и И²Л используют только в БИС.

 

 

разработки в составе данной серии микросхем. Например: микросхема КР1533ЛА24 представляет собой ИС широкого применения (первая буква К), в пластмассовом корпусе (вторая буква Р), имеет номер серии 1533 (ТТЛШ – схемотехника), относится к группе логических элементов (буква Л), по функциональному назначению это элемент типа И-НЕ (вторая буква А) с порядковым номером разработки 24.

Триггеры

 

Одно из наиболее распространённых импульсных устройств, относящимся к базовым элементам цифровой техники, — триггер (от англ. trigger — спусковой крючок).

Триггером называются электрические схемы, способные сохранять два устойчивого состояния равновесия электрических потенциалов “О” и “1” при окончании действия входных импульсов. Они широко используются для формирования прямоугольных импульсов, счётчиках импульсов, регистрах памяти и т. д.

По функциональному признаку различают R-S, D, T, J-K триггеры. По способу управления триггеры подразделяют на асинхронные и тактируемые. В асинхронных триггерах переключение из одного состояния в другое осуществляется непосредственно с поступлением сигнала на раздельные информационные входы. В тактируемых триггерах помимо информационных входов имеется вход тактовых импульсов. Их переключение осуществляется только при наличии разрешающего, тактирующего импульса.

Асинхронный R-S – триггер является наиболее простым, однако получившим широкое распространение в импульсной технике. В частности, они служат основой триггеров других типов и требуют для своего построения всего два базовых логических элемента.

В современной электронике триггеры выполняются, как правило, в виде микросхем, построенных на основе логических элементов, или на ОУ в виде триггера Шмитта (см. раздел 3.3).

На рисунке 3.27а приведена структурная схема асинхронного R-S триггера на логических элементах ИЛИ-НЕ, его таблица истинности (таблица 3.6). Состоянию логической “1” соответствует Q = 1, = 0, состоянию логического “0” – Q = 0, = 1, которые принимает триггер в момент времени и в следующий момент времени , после прихода на входы R и S очередных импульсов. Из таблицы 3.6 следует, что при S=R=0 триггер сохраняет предыдущее состояние .

При S=R=1 триггер принимает неопределённое состояние X, поэтому такая комбинация входных сигналов является запрещённой. R-S триггер является триггером с раздельным по входам R и S запуском. Условное его изображение показано на рисунке 3.27б.

а б

Рис. 3.27. Структурная схема – а и таблица истинности - б R-S триггера на логичесих элементах ИЛИ-НЕ

Таблица 3.6
S	R
		X

 

Рис. 3.28. Обозначение и временные диаграммы работы D-триггера

D-триггеры имеют один информационный вход. Состоянию логической “1” соответствует единица на входе, а состоянию логического “0” – нулевой уровень входного сигнала. На практике наиболее часто применяются тактируемые D-триггеры. Условное обозначение

 

D-триггера и временные диаграммы его работы приведены на рисунке 3.28. Из диаграммы видно, что при наличии информационного сигнала на D входе в моменты триггер не перекидывается. При приходе тактового импульса он перекинется (момент ), и примет исходное состояние при следующем тактовом импульсе в момент . Таким образом D-триггер характеризуется задерж кой во времени перекидывания триггера при приходе на его информационный D вход сигнала. D-триггеры конструируются на основе R-S триггеров.

 

а б

Рис. 3.29. Т-триггер

Т-триггер – триггер с счётным Т-входом. Характерным свойством Т-триггера является его переключение в противоположное состояние с приходом каждого очередного входного импульса. В виду его широкого применения в счётчиках импульсов его часто называют триггером со счётным запуском. Обычно он выполняется на базе R-S триггеров. Его условное обозначение приведено на рисунке 3.29а. Т-триггер может выполняться синхронным (рисунок 3.29б). В этом случае он имеет дополнительный вход С, на который подаются синхронизирующие импульсы.

а б в

Рис. 3.30. Схемы включения J-K триггера

J-K триггер получают на основе Т-триггеров. Они имеют дополнительные входы J и K. Наличие двух дополнительных входов расширяет функциональные возможности триггеров, в связи с чем J-K триггеры называют универсальными. При соответствующем включении J и K входов триггера могут быть получены R-S, D и T-триггеры. При этом R-S, D-T – триггеры получаются тактируемыми. R-S триггер (рисунок 30а) получают подачей на вход J сигнала S, а на вход K сигнала R. D-триггер создают (рисунок 3.30б) введением инвертора между входами J и K. Т-триггер (рисунок 3.30в) реализуют подключением J и K входов к входу Т.

В условном обозначении микросхемы триггера после номера серии имеют две буквы, первая из которых для всех триггеров буква Т, а вторая указывает тип триггера (В – JK-триггер, P – RS-триггер, M – D-триггер, Т – счётный триггер). Например, микросхема К555ТВ6 представляет собой два синхронных JK-триггера.

Счетчики импульсов

 

Подсчёт числа импульсов является наиболее распространённоё операцией в устройствах цифровой обработки информации. Повышенный интерес к таким устройствам объясняется их высокой точностью, возможностью применения регистрирующих приборов с непосредственным цифровым представлением результата, а также возможностью осуществления связи с ЭВМ.

В устройствах цифровой обработки информации измеряемый параметр (угол поворота, перемещение, скорость, частота, время, температура и т.д.) преобразуются в импульсы напряжения, число которых в соответствующем масштабе характеризует значение данного параметра. Эти импульсы подсчитываются счётчиками импульсов и выражаются в виде цифр.

Счётчик – устройство, предназначенное для счёта числа электрических импульсов, поступающих на его вход. Счётчики импульсов выполняются на основе триггеров. Счёт импульсов производится с использованием двоичной системы счисления.

Наиболее простым счётчиком является двоичный счётчик. Такой счётчик (рисунок 31) состоит из “n” триггеров (регистров) со счётным запуском. Максимальное число импульсов, которое может сосчитать счётчик при последовательном соединении триггеров составит . Для четырёхразрядного двоичного счётчика (рисунок 31) . Временная диаграмма состояний счётчика приведена на рисунке 32.

Перед поступлением счётных импульсов все разряды счётчика устанавливаются в состояние “0” (Q₁=Q₂=Q₃=Q₄=0) подачей импульсов на входе R – «установка нуля». После поступления первого счётного импульса первый разряд переходит в состояние . В счетчике записывается число 1 с двоичным кодом 1000. По окончанию действия второго импульса первый разряд счетчика переходит «0», второй – «1». В счётчике записывается число 2 с двоичным входом 0010. Подобным же образом осуществляется работа счётчика при последующих счётных импульсах (смотри рисунок 3.32 и таблицу 3.4.7). При поступлении 15-го импульса все разряды счётчика устанавливаются в состояние “1”, а 16-ым импульсом все разряды обнуляются.

Рис. 3.31. Схема четырехразрядного счетчика - а; условное обозначение десятичного - б и двоичного - в счетчиков

 

Таблица 3.7

№ имп

 

В процессе работы двоичного счётчика частота следования импульсов на выходе каждого последующего триггера уменьшается вдвое по сравнению с частотой его входных импульсов (смотри рисунок 3.32). Это свойство схемы используют для построения делителей частоты.

 

Рис. 3.32. Временные диаграммы работы двоичного счетчика

 

В большинстве электронных устройств необходимо отображать показания счётчика на индикации. Наиболее удобна десятичная индикация. Для этих целей создаются двоично-десятичные счётчики. Их особенностью является счёт до 10 с последующим сбросом. Построение такого счётчика возможно на базе четырехразрядного двоичного счётчика с исключением избыточных состояний. Для этого в схему счётчика вводят дополнительные обратные связи (смотри рисунок 3.31 – пунктир) с выхода триггера Т₄ на входы триггеров Т₂ и Т₃. Состояния разрядов двоично-десятичного счётчика приведены в таблице 3.8.

Таблица 3.8

№ имп
								0

 

До восьмого импульса счёт идёт как у двоичного счётчика. Далее в четвёртом разряде счётчика появляется “1”, которая через дополнительные связи схемы переводит 2-й и 3-й разряды в состояние “1”. Девятый импульс переводит первый разряд и все другие в “1”, а десятый обнуляет счётчик и счёт начинается снова.

Микросхемы счётчиков после номера серии обозначают буквами ИЕ. В настоящее время выпускается довольно обширная их номенклатура. Так счётчик К555ИЕ18 представляет собой счётчик на ТТЛ - элементах.

⇐ Предыдущая9101112131415161718Следующая ⇒

Поделиться:

Воспользуйтесь поиском по сайту: