 |
Реализация в базисе И-НЕ
|
|
|
|
Оглавление
1. Введение…………………………………………………………………….2
2. Решение……………………………………………………………………..3
2.1 В базисе И-НЕ…………………………………………………………….4
2.2 В базисе ИЛИ-НЕ.………………………………………………………...7
2.3 Реализация на вентилях ROM…………………………………………….10
3. Заключение………………………………………………………………..12
Введение
В данной лабораторной работе необходимо построить комбинационный логический узел цифрового устройства, имеющий 4 входа X(0)-X(3) и 4 выхода Y(0)-Y(3). Каждой комбинации входных сигналов ставится в соответствие комбинация выходных сигналов по данным таблицы 1.
| Вход | F | E | D | C | B | A | ||||||||||
| Выход | B | A | F | C | E | D | C |
Таблица 1, соответствие выходных сигналов входным
Задачу необходимо решить тремя способами:
1. Построение модели функционального узла в базисе И-НЕ из ДФЛ с помощью карт Карно;
2. Построение модели функционального узла в базисе ИЛИ-НЕ из КФЛ с помощью карт Карно;
3. Построение модели функционального узла на элементах памяти ROM 16x1, соответствующих табличным преобразователям (LUT) в архитектуре FPGA.
Решение
Указанные преобразования выполняются четырьмя функциями алгебры логики, в соответствии с таблицей истинности, представленной в таблице 2. Временная диаграмма схемы, реализующей эти функции представлена на рисунке 1.
| Вход | Выход | ||||||||
| HEX | X0 | X1 | X2 | X3 | HEX | Y0 | Y1 | Y2 | Y3 |
| B | |||||||||
| A | |||||||||
| F | |||||||||
| A | C | ||||||||
| B | E | ||||||||
| C | |||||||||
| D | |||||||||
| E | D | ||||||||
| F | C |
|
|
|
Таблица 2, таблица истинности выходных функций
Рисунок 1, общая временная диаграмма работы схемы
Реализация в базисе И-НЕ
Карты Карно для построения минимальных ДНФ Y3-Y0 представлены в таблицах 3-6.
| X1X0 X3X2 | X1X0 X3X2 | |||||||||
|  1
|  00
|  1
| |||||||
| 
|  1
| ||||||||
 1
| 
| |||||||||
 1
|
Таблица 3, карты Карно для ДНФ функции Y0 Таблица 4, карты Карно для ДНФ функции Y1
| X1X0 X3X2 |  11
|  10
| X1X0 X3X2 |  00
|  01
|  10
| ||||
| ||||||||||
| ||||||||||
| 
| 
|  1
| |||||||
Таблица 5, карты Карно для ДНФ функции Y2 Таблица 6, карты Карно для ДНФ функции Y3
Минимальные ДНФ функций представлены следующими формулами:
Комбинационная схема, реализующая эти рисунки представлена на рисунке 2.
Временная диаграмма работы схемы приведена на рисунке 3.
Рисунок 2, схема логического узла на элементах И-НЕ
Рисунок3, временная диаграмма работы схемы на элементах И-НЕ
|
|
|
Анализ альтернатив, выбор, реализация и оценка стратегии
Аппаратная реализация
Виды уголовно-правовых принципов и их реализация в нормах уголовного законодательства Российской Федерации
Внешняя политика Республики Беларусь: формирование и реализация многовекторного сотрудничества
Вопрос 76 Реализация внешнеэкономической политики государства на федеральном уровне
Вопрос 77 Реализация внешнеэкономической политики государства на уровне регионов РФ
Вопрос № 15. Функции семьи и их реализация в сфере СКД.
Воспитательный потенциал поликультурного образования и его реализация в современной школе
Выбор стратегии, ее реализация
Глава 14. РЕАЛИЗАЦИЯ ПРАВА
