Реализация в базисе ИЛИ-НЕ
⇐ ПредыдущаяСтр 2 из 2 Карты Карно для построения минимальных КНФ Y3-Y0 представлены в таблицах 7-10.
Таблица 7, карты Карно для ДНФ функции Y0 Таблица 8, карты Карно для ДНФ функции Y1
Таблица 9, карты Карно для ДНФ функции Y2 Таблица 10, карты Карно для ДНФ функции Y3
Минимальные КНФ функций представлены следующими формулами:
Комбинационная схема, реализующая эти рисунки представлена на рисунке 4. Временная диаграмма работы схемы приведена на рисунке 5. Рисунок 4, схема логического узла на элементах ИЛИ-НЕ
Рисунок 5, временная диаграмма работы схемы на элементах ИЛИ-НЕ
Реализация на элементах ROM Инициализирующие значение элементов ROM представлены в таблице 11.
Таблица 11, инициализирующие значения элементов ROM
Схема, реализующая эти функции на основе элементов ROM16X1 приведена на рисунке 6. Временная диаграмма работы этой схемы приведена на рисунке 7.
Рисунок 6, схема логического узла на элементах
Рисунок 7, временная диаграмма работы схемы на элементах ROM
Заключение Поставленная задача проектирования комбинационного узла полностью решена тремя способами: · Постороение логической схемы в базисе И-НЕ из ДНФ с помощью карт Карно; · Постороение логической схемы в базисе ИЛИ-НЕ из КНФ с помощью карт Карно; · Постороение логической схемы на элементах ROM16X1, соответствующих табличным преобразователям (LUT) в архитектуре FPGA.
Читайте также: Анализ альтернатив, выбор, реализация и оценка стратегии Воспользуйтесь поиском по сайту: ©2015 - 2024 megalektsii.ru Все авторские права принадлежат авторам лекционных материалов. Обратная связь с нами...
|