Інтерфейс портів вводу/виводу

Операція вводу або виводу забезпечує передачу даних від або в периферію. Мікропроцесор є ядром всіх операцій. Ввід відповідає потоку даних в МП, вивід – із МП. Розглянемо детальніше організацію інтерфейсу ПВВ при програмно-керованому вводі-виводі.

Програмно-керований ВВ виконується двома способами:

1) ізольований ВВ за командами IN i OUT;

2) за принципом доступу до пам’яті з використанням звичайних команд звернення до пам’яті.

В деяких МП (К580, К1810) є спеціальні команди IN i OUT для передачі даних безпосередньо через порти ВВ. Pеалізація цих команд показана на рисунку 5.8.

Рисунок 5.8 - Ввід/вивід при ізольованому ВВ

В командах IN i OUT задається КОП і адреса (номер) периферії. Адреса порта в 1 байт дозволяє вибрати один з 256 (2⁸) портів і задається молодшими розрядами А₀…А₇, що характерно для МП К580ВМ80, а при опосередкованій адресації (характерно для МП КР1810ВМ86) можна вибрати до 64К 8-бітових портів.

Для організації вводу/виводу необхідні два додаткові сигнали керування. Для операції OUT – особливий сигнал запису , а для операції IN - зчитування, . Ці сигнали є активними при L- рівні сигналу. Використання спеціального керування (формується системним контролером), відповідає ізольованому ВВ або вводу/виводу через акумулятор.

Інший спосіб розкриємо на прикладі використання команд STA (розміщення даних в А) і LDA (вивід даних із А), показаному на рисунку 5.9.

З малюнка видно, що адресні лінії необхідно декодувати і вони служать для вибору адреси порту ВВ. При цьому використовуються звичайні сигнали керування i . Таким чином ввід/вивід за цим принципом забезпечується всіма командами звернення до пам’яті. Останній спосіб є найуніверсальнішим і може бути застосований для всякого МП.

Таким чином інтерфейси програмно-керованого вводу/виводу можуть бути організовані за такими схемами:

а)

б)

Рисунок 5.10 - Інтерфейси портів вводу/виводу: а) за принципом доступу

до пам'яті; б) ізольований ВВ за командами OUT і IN.

До цих схем потрібно зробити загальне зауваження: сигнали керування , та i , подаються на відповідні входи та ПВВ, якщо вони є (рисунок 5.10б), інакше вони з’єднуються за “лог. І” з виходом дешифратора адреси для розблокування входу вибору кристала (рисунок 5.10а).