 |
Програмований інтервальний таймер
|
|
|
|
Програмований інтервальний таймер (ПІТ) використовують для вводу-виводу число-імпульсної інформації, а також для формування часових інтервалів в МПС. Структура ПІТ приведена на рис.7.11.
Рисунок 7.11 Структура ПІТ
Таймер представляє собою триканальний 16-розрядний лічильник, який працює на віднімання, з незалежним керуванням по кожному каналу, і має додатково: буфер шини даних, логічну схему керування записом/читанням з порційним дешифратором каналів, регістр керуючих слів. Кожний канал має такі регістри:
стану каналу RS (8 розрядів);
керуючого слова RSW (8 розрядів);
буферного регістра OL (16 розрядів);
регістра лічильника СЕ (16 розрядів);
регістра констант перерахунку CR (16 розрядів).
Канал таймера під’єднують до зовнішніх пристроїв за допомогою трьох ліній:
GATE - керуючий вхід;
CLK (CLOCK) - вхід тактової частоти;
OUT - вихід таймера.
Регістр лічильника СЕ працює в режимі віднімання. Його вміст зменшується за заднім фронтом сигналу CLK, при умові, що на вході GATE рівень логічної 1. В залежності від режиму роботи таймера при досягненні лічильником CE нуля тим чи іншим чином змінюється вихідний сигнал OUT.
Буферний регістр OL призначений для запам’ятовування поточного вмісту регістра лічильника CE без зупинки останнього. Після запам’ятовування OL доступний програмі для читання.
Регістр констант перерахунку CR може завантажуватись в регістр лічильника, якщо це необхідно в даному режимі роботи таймера.
Регістри стану каналу і керуючого слова призначені відповідно для визначення поточного стану каналу і для задання режиму роботи таймера.
Спрощена схема взаємодії регістрів каналу приведена на рисунку 7.12.
|
|
|
Рисунок 7.12 Спрощена схема взаємодії регістрів
Ініціалізація і керування роботою ПІТ здійснюється через п’ять керуючих сигналів, що формуються МП по лінії керування та адресній шині
(таблиця 7.5).
Можливі шість режимів роботи таймера. Вони поділяються на три типи: режим 0, 4 - разове виконання функцій;
режим 1, 5 - робота з перезапуском;
режим 2, 3 - робота з автозапуском.
Таблиця 7.5 Керування операціями і напрямком передачі даних ПІТ
| Операція | Сигнали керування і адресації | Напрям передачі даних | ||||
| RD | WR | A1 | A0 | GS | ||
| Читання даних | ШДЛч0 ШДЛч1 ШДЛч2 | |||||
| Запис даних | ШД®Лч0 ШД®Лч1 ШД®Лч2 | |||||
| Запис керуючого слова | ШД®РКС | |||||
| Відключення | * | * | * | * | Буфер ШД у високо-імпендасному стані |
В режимі разового виконання функцій перед початком роботи вміст регістра констант перерахунку CR переписують в регістр CE за аналогом CLK, якщо сигнал GATE установлений в 1. Далі вміст регістра CE зменшується з приходом наступного імпульсу CLK. Процес лічби можна призупинити, якщо подати на вхід GATE рівень логічного 0. Якщо подати на вхід GATE знову 1, підрахунок буде продовжений далі. Для повтору виконання даної функції необхідно заново завантажити регістр CR, тобто повторно програмувати таймер.
При роботі з перезапуском не потрібно повторно програмувати таймер для виконання тієї ж функції. За фронтом сигналу GATE значення константи із регістра CR знову переписується в регістр СЕ, навіть якщо поточна операція не була завершена.
В режимі автозавантаження регістр CR автоматично переписується в регістр СЕ після завершення підрахунку. Сигнал на виході OUT появляється тільки при наявності на вході GATE рівня логічної 1. Цей режим використовується для створення програмованих імпульсних генераторів і генераторів прямокутних імпульсів (меандру).
Ініціалізація і керування роботою ПІТ у відповідності до таблиці 7.5 здійснюється за допомогою керуючих слів. Керуюче слово записується в будь-якому порядку черговості вибору каналу (D7, D6). Черговість початкового завантаження лічильників будь-яка. Однак, вибраний лічильник каналу обов’язково має бути завантажений тією кількістю байтів, яка була запрограмована в керуючому слові (D5, D4).
|
|
|
Послідовність програмування окремого каналу наступна: керуюче слово режиму лічильника, молодший байт уставки лічильника, старший байт уставки лічильника.
Рисунок 7.13 Формат керуючого слова ПІТ
Приклад1. Запрограмувати лічильник 0, який адресований розрядом А4, в режимі 0 в двійковому коді.
| MVI A, 00110000 | ; формування керуючого слова |
| OUT 11101111 | ; завантаження керуючого слова в ПІТ |
| MVI A, <мол. байт> | ; формування молодшого байта уставки і |
| OUT 11101100 | ; завантаження лічильника 0 |
| MVI A, <ст. байт> | ; формування старшого байта уставки і |
| OUT 11101100 | ; завантаження лічильника 0 |
Необхідно підкреслити, що оскільки лічильники працюють на зменшення, то при завантаженні всіх розрядів нулями лічильник дає максимальне число при підрахунку 216 в двійковому коді або 104 в двійково-десятковому коді. При цьому кінцевим числом, на яке реагує схема керування каналу, є число “0”, початковим числом - число, завантажене в лічильник (уставка).
Вміст будь-якого лічильника може бути зчитаний під дією програми. Це корисно в тих випадках, коли на базі цього значення приймається рішення про хід обчислювального процесу. Зчитувати поточне значення лічильника ПІТ в МП можна двома способами: операцією читання або читанням “на стрічку”. Для першого способу використовується команда вводу IN. Однак при цьому на час виконання операції зчитування необхідно призупинити роботу лічильника сигналом GATE=0. Другий спосіб дозволяє виконувати процедуру зчитування без переривання роботи лічильника (читання “на стрічку”). При цьому попередньо в РКС необхідно завантажити керуюче слово з кодом 1000****. Однак особливістю цього способу читання є неможливість попереднього запису керуючого слова окремо на канали: керуюче слово видається МП перед читанням.
Приклад 2. Реалізувати послідовне читання вмісту лічильника 0, адресованого розрядом А4.
|
|
|
| MVI A, 10000000 | ; формування керуючого слова читання “на стрічку” |
| OUT 11101111 | ; запис його в РКС ПІТ |
| IN 11101100 | ; читання молодшого байта і |
| IN 11101100 | ; старшого байта лічильника |
На рисунку 7.14 показана схема спряження ПІТ з магістралями МПС.
Рисунок 7.14 Схема спряження ПІТ з магістралями МПС
Крім основних режимів роботи ПІТ можна використовувати для вводу і виводу число-імпульсної інформації. На рисунку приведена організація вводу імпульсів від зовнішнього пристрою ЗП1 (датчика переміщень, швидкості, частоти тощо) і вивід широтно-модульованого імпульсу на зовнішній пристрій ЗП2 (нагрівний елемент, виконавчий механізм постійної швидкості тощо).
Рисунок 7.15 Організація число-імпульсного вводу-виводу.
З виходу таймера можна відбирати сигнали для формування запитів на перевантаження лічильників або для організації переривань за заданим числом вхідних імпульсів.
7.4 Організація типового інтерфейсу вводу-виводу в МПС
Ввід і вивід інформації в МПС здійснюється через спеціальні ВІС. Схеми підключення типових ВІС вводу-виводу за принципом ізольованого вводу-виводу показано на рисунку 1.24.
Вибір відповідного адаптера можливий при 
=0, який формується дешифратором старших розрядів адреси К555ИД7. Режим вводу чи виводу стробується сигналами керування 
і 
.
Найчастіше для вводу-виводу використовують паралельний периферійний адаптер КР580ВВ55. Він дозволяє перемикати шину даних МПС на роботу з одним із трьох портів вводу-виводу РА, РВ або РС. Керування адаптером здійснюється програмним шляхом. Після початкової установки по входу RES в мікросхему записується керуюче слово, яке визначає режим роботи кожного порту.
Програмований таймер КР580ВИ53 може використовуватись для вводу в МП сигналів, які відповідають частоті або тривалості імпульсів, для підрахунку подій і формування часових інтервалів тощо. Таймер має три 16-розрядні лічильники (0; 1; 2), які працюють на віднімання і програмуються як двійкові або двійково-десяткові. Програмується також початкова установка лічильників.
|
|
|
Адресація трьох лічильників таймера здійснюється при допомозі двох адресних S входів АО і А1 і входу . Для схеми на рисунку лічильники 0, 1, 2 і РКС таймера мають такі фізичні адреси 24Н, 25Н, 26Н, 27Н.
Важливим пристроєм вводу-виводу є послідовний периферійний адаптер КР580ВВ51. Він дозволяє передавати і приймати інформацію в синхронному і асинхронному режимах у вигляді послідовності кодів.
Для роботи послідовного адаптера необхідні тактові імпульси (вхід СLК), частота яких не має значення, але вони мають бути не менше ніж в 4,5 рази в асинхронному і в 30 разів в синхронному режимі перевищувати частоту переданих або прийнятих бітів. В пристрої на малюнку з цією метою використовуються імпульси F2 (ТТL), які одержують на виході тактового генератора системи. Швидкість передавання бітів зі входу приймача RxD визначається програмно в залежності від частоти синхронізуючих імпульсів на входах 
і 
. При цьому можна установити частоту передавання або приймання, рівну частоті синхроімпульсів або меншою в 16 або 64 рази.
Рисунок 7.16 – Схеми підключення ПВВ
Якщо орієнтуватись на швидкість передавання і приймання, рівну 9600 біт/с, і прийняти, що частота синхроімпульсів буде ділитись всередині адаптера на 16, то на входи і необхідно подавати імпульси частотою 153,6 КГц.
В розглянутому прикладі синхроімпульси виробляються дільником на 13 збудованому на лічильнику К555ИЕ7. На його вхід поступають імпульси тактової частоти МП, тобто 2 МГц. Тоді частота синхроімпульсів буде рівною 153,8 КГц, що є достатнім для практики за точністю.
Оскільки послідовний код достатньо просто передавати лінією зв'язку на значну відстань, то адаптери даного типу забезпечують обмін інформацією між МПС і віддаленим периферійним об'єктом. За лінію зв'язку може правити звичайна телефонна лінія, на другому кінці якої є такий же послідовний адаптер з відповідною настройкою.
Для програмування послідовного адаптера в його РКС завантажують керуючі слова. Ці регістри підключаються до шини даних при наявності сигналу “1” на вході 
(команда - дані). Перші слова (одне або два), після початкового обнуління по входу RES, призначають загальний режим роботи адаптера. Наступні слова (команди) при =1, уточнюють або змінюють цей режим.
Через входи 
і 
забезпечується установка напрямку передавання інформації: із внутрішнього регістра даних адаптера на шину даних МП чи навпаки.
Включення в роботу послідовного адаптера можливе при =0. Приєднання адресної лінії АО або А1 до входу адаптера дозволяє поділити канали регістрів керуючих слів і регістрів даних. В даному прикладі керуючим регістрам відповідає будь-яка з адрес 22Н або 23Н, а регістрам даних -20Н або 21Н.
|
|
|
Виходи RxRD - готовність приймача і TxRD - готовність передавача служать для інформування МП (наприклад, через входи переривання) про готовність адаптера видати в шину даних або прийняти з шини даних черговий байт інформації.
Організація типового інтерфейсу вводу-виводу в МПС на основі МПК1810ВМ86 має особливості. При підключенні зовнішніх пристроїв також випливає проблема передачі слів або окремих байтів шиною даних. До пристоїв, які здійснюють обмін байтами і тому під¢єднуються до молодшої або старшої половини ШД, відносяться всі програмовані контролери серії К580. В цьому випадку окремо дешифруються парні і непарні адреси ЗвП (рисунок 7.18) і одержані таким чином сигнали вибору CS подаються на відповідні входи ВІС.
Пристрої з парними адресами під¢єднуються до молодшої половини ШД (або до всієї ШД), а пристрої з непарною адресою-до старшої половини ШД. Якщо, наприклад, необхідно передати слова при допомозі ВІС інтерфейсу К580 ВВ55, то паралельно підключаються дві ВІС, входи CS, яких з¢єднані з різними дешифраторами адреси. При цьому і можливість передавати не тільки слова, але і окремі байти, тобто звертатись індивідуально до кожної ВІС. Якщо в цьому немає необхідності, то входи CS обох ВІС можна під¢єднати до одного виходу верхнього дешифратора (DС).
Дещо інший спосіб вибору сигналів CS поданий на рисунку 7.19, де можлива передача слів за непарною адресою, при якій МП послідовно передає два байти.
Якщо в системі реалізується ввід-вивід, відображенням на пам¢ять, то будуть потрібні додаткові дешифратори. При цьому доцільно використати біполярні програмовані ПЗП, які хоча і менше швидкодійні, але забезпечують повну дешифрацію багатобітної адреси однією ВІС. Крім того, появляється можливість зміни адреси вводу-виводу шляхом заміни такої ПЗП без зміни монтажу.
Рисунок 7.18 Підключення програмованих ВІС до мікропроцесорної
системи.
При використанні ЗвП, орієнтованих на передачу байтів, можна перетворити двобайтову ШД в однобайтову (рисунок 7.20). Це, наприклад, необхідно для організації прямого доступу до пам¢яті при допомозі ВІС контролера ПДП К580 ВТ57 і для пересилки даних між ЗпП і ЗвП при допомозі ланцюжкових команд. В останньому випадку ввід-вивід треба організувати з відображеннням на адресний простір пам¢яті. Пристрої, під¢єднані до однобайтової шини даних, можуть одержувати парні або непарні адреси довільно.
Рисунок 7.19 Варіант дешифрації адрес ЗП
Рисунок 7.20 Схема перетворення двобайтової шини даних в
однобайтову для підключення ЗП
|
|
|
