Мікроконтролер МК 51
Мікроконтролер (МК) виконаний на базі n-МОП технології, випускається у 40-вивідному корпусі (характерно для аналогу країн СНД). Топологія МК51 подана на рисунку 8.1. МК51 вимагає одного джерела живлення +5В. Через чотири програмованих порти вводу-виводу контролер взаємодіє з периферією. Призначення виводів розшифровані в таблиці 8.4.
Рисунок 8.1 Топологія і найменування виводів
Таблиця 8.4- Призначення виводів МК51
Виводи
| Призначення
|
XTAL2, XTAL1
VCC,VSS
RST/VPD
P0.0-P0.7
P1.0-P1.7
P2.0-P2.7
P3.0-P3.7
PSEN
ALE/PROG
EA/VPP
RST/VPD
P2.0-P2.7
P0.0-P0.7
P3.0(RXD)
P3.1(TXD)
P3.2(INTO)
P3.3(INT1)
P3.4(TO)
P3.5(T1)
P3.6(WR)
P3.7(RD)
P1.0-P1.7
P2.0-P2.3
P0.0-P0.7
ALE/PROG
EA/VPP
| Однофункціональні виводи
Входи підключення зовнішнього резонатора
Входи живлення (+5В,загальний)
Багатофункціональні виводи
1) Основне призначення
Початкове встановлення (обнуління)
Двонаправлені порти
Дозвіл читання із зовнішньої пам’яті програм
Дозвіл фіксації адреси у зовнішній пам’яті
Режим доступу тільки до зовнішньої пам’яті програм (ЕА=0)
2) Альтернативне додаткове призначення
Вхід напруги живлення при зменшеному енергопостачанні
Старший байт адреси при зверненнях до зовнішньої пам’яті
Молодший байт адреси при зверненнях до
зовнішньої пам’яті або байт даних, який зчитується із зовнішньої пам’яті чи записується до зовнішньої пам’яті даних
Вхід приймача послідовного порту
Вихід передавача послідовного порту
Вхід зовнішнього переривання 0
Вхід зовнішнього переривання 1
Зовнішній вхід таймера 0
Зовнішній вхід таймера 1
Вихід дозволу запису даних до зовнішніх пристроїв через порт РО під дією команд MOVX@R1,A i MOVX@DPTR,A
Вихід дозволу зчитування даних із зовнішніх пристроїв через порт РО під дією команд MOVX A,@R1 i MOVX A,@DPTR
3) Альтернативне призначення в режимі програмування внутрішнього ПЗП
Молодший байт адреси внутрішнього ПЗП
Старша тетрада адреси внутрішнього ПЗП
Байт даних, який записується до ПЗП
Вхід імпульсу програмування ПЗП
Вхід напруги програмування +12,75В
|
Архітектура МК51
Основу архітектури МК51 (рисунок 8.2) складає внутрішня двонаправлена 8-бітова шина, яка зв’язує між собою всі вузли і пристрої: резидентну пам’ять, АЛП, блок регістрів спеціальних функцій, пристрій керування і порти вводу-виводу. Розглянемо основні елементи архітектури.
Читайте также:
Воспользуйтесь поиском по сайту: