Главная | Обратная связь | Поможем написать вашу работу!

Складання однорозрядних двійкових чисел.

Результат складання двох однорозрядних чисел є дворозрядним числом, а результат складання два N-разрядных — N+1 -разрядным. Додатковий біт, що утворюється, називається бітом перенесення.
При складанні двійкових чисел в стовпчик ми виписуємо їх один під одним. При складанні подальших двох розрядів ми повинні враховувати не лише ці розряди, але і біт перенесення з молодшого розряду, тобто виробляти складання. З цього виходить, що для трьох однорозрядних доданків все одно виходить лише два біта суми, так що для роботи зі всіма подальшими розрядами ми можемо обійтися лише одним бітом перенесення.

Складання з врахуванням перенесення.

0+0+0=0

0+1+0=01

1+0+0=01

0+0+1=01

1+1+0=10

1+0+1=10

0+1+1=10

1+1+1=11

8 .Побудувати та пояснити роботу базового логічного елемента КМОН

КМОН-комплементрний метал діелектрик напівпровідник.Діелектрик реалізований на основі SiO2. Металевий електрод ена який надходить напруга називають затвором два інші електроди витоком і стоком.

АБО-НЕ

Якщо на входи подати напругу 0 тоді в транзисторах VT13 і VT4 канали перекриваються і транзисор закритий, VT1 і VT2 канал відкриваєтсья, через усі канали протікає незначний струм закритих транзисторів VT3 і VT4, тоді вихідна напруга 1. Якщо на 1 із входів подати напругу логічної 1тоді транзистори VT3 і VT4 відкриваються, а транзисториVT1 і VT2 закриваютсья і на виході формуєтсья сигнал 0.

І-НЕ

Якщо на два входи подати напругу що відповідає лігічній 1 тоді транзисториVT1 і VT2 відкриваються а транзистори VT3 і VT4 закриті, на виході буде напруга логічного 0. Якщо хочаб на однин з входів подати напругу логічного 0 тоді в транзистори VT1 і VT2 закриваються, а транзистори VT3 і VT4 відкриваютсья на виході буде сигнал 1.

9. Описати будову та роботу базового елемента АБО-НЕ КМОН логіки.

АБО-НЕ

10. Порівняння комбінаційних схем за складністю та швидкістю.

Сучасний стан елементної бази, яка дозволяє реалізувати комбінаційні схеми, визначає різноманітність підходів до оцінки складності та швидкодії таких схем. В зв’язку з цим вкажемо на основні тенденції розвитку таких підходів. Перша з них - зменшення ваги такого показника, як складність (апаратні затрати). Ця тенденція обумовлена стрімким прогресом технології виготовлення інтегральних схем. Натомість постійно зростає роль швидкодії. Проте два згадані показники взаємопов’язані і складніша схема за деяких умов менш швидкодіюча. В складнішої схеми як правило більшою є загальна навантаженість входів і довшими є зв’язки між елементами. Це приводить до сповільнення розповсюдження сигналу від входу до виходу схеми.

Друга тенденція - різноманітність способів фізичної реалізації комбінаційних схем. Причому ці способи відрізняються мірою залежності складності і швидкодії від варіанту комбінаційної схеми (в припущенні, що ці варіанти реалізують одну й ту саму логічну функцію). При виготовленні комбінаційних схем на ПЗП такої залежності взагалі не існує. Якщо схему виготовляють на ПЛІС (програмована логічна інтегральна схема), або ПЛМ, швидкодія схеми залежить від варіанту реалізації комбінаційної схеми за умови, що кількість входів такої схеми є більшою, ніж кількість входів логічного блоку ПЛІС. Нарешті, якщо схему виготовляють на БМК (базовий матричний кристал), або складають з логічних ІМС середнього ступеня інтеграції, рівень залежності швидкодії від варіанту реалізації комбінаційної схеми ще більше зростає. Нарешті, технологічний прогрес в області виготовлення інтегральних схем обумовлює постійне підвищення частоти переключення таких схем (тобто зменшується затримка базових елементів). Відповідно збільшується доля затримки сигналу в провідниках у загальній затримці розповсюдження сигналу, і оцінка швидкодії виключно за структурними і принциповими схемами втрачає свою повноту. Тому має місце третя тенденція - вдосконалення систем автоматичного проектування інтегральних схем, сучасні зразки яких надають засоби оптимального проектування з врахуванням всіх згаданих особливостей нової елементної бази. Сказане необхідно враховувати, користуючись спрощеними методами оцінки складності і швидкодії, що наведені нижче.

Існують різні способи оцінки складності: складність за Квайном (К), яка визначається як сумарне число входів усіх логічних елементів; складність за числом транзисторів (Т), що використовуються при реалізації схеми; складність за числом еквівалентних вентилів (логічних елементів 2І-НЕ), що йдуть на реалізацію схеми (В); складність за числом логічних елементів (блоків) (Л); складність за числом умовних корпусів мікросхем (N), визначена за формулою:

, (3)
де r - число типів мікросхем; m_i = кількість мікросхем i - ого типу; n_i - число виводів мікросхеми i - ого типу (умовною є мікросхема з n=14).

Параметри К, Т, В доцільно використовувати при проектуванні інтегральних схем, Л - при проектуванні ПЛІС. Оцінка N зручна при порівнянні складності пристроїв, побудованих на логічних мікросхемах середнього ступеня інтеграції.

Швидкодія комбінаційних схем залежить (спрощено) від часових параметрів логічних елементів t⁰¹ і t¹⁰, які характеризують затримку сигналів елементом (час переходу вихідного сигналу із одного логічного рівня до другого). Оскільки вказані часові параметри залежать не тільки від виду логічного елементу, але й від конфігурації зв’язків даної схеми (від навантаженості виходів логічного елементу), на практиці може використовуватися середнє значення часу затримки t. Тоді для комбінаційних схем на однотипних елементах середній час затримки сигналів визначається як , де L - рівень схеми, визначений як число елементів, що входять в максимальної довжини ланцюг елементів. Якщо використовуються елементи з різною затримкою, то в схемі визначається шлях, який вимагає максимального часу проходження сигналу.

11. Обгрунтувати форми представлення чисел в ЕОМ. Представлення чисел з фіксованою комою.

При розміщенні інформації в ЕОМ, яка оброблюється, потрібно враховувати необхідність контролю її обробки і адресації в комірках ОП. Це викликає певні вимоги до організації розрядної сітки ЕОМ. Під розрядною сіткою ЕОМ розуміють кількість розрядів, необхідних для розміщення в комірках оперативної пам'яті повного машинного чітко. Для кожного типу ЕОМ вона має строго визначену кількість розрядів.

В ЕОМ використовують дві форми представлення чисел в розрядній, сітці: з фіксованою(нерухомою) і рухомою комою.

Рис.1.4. Схеми розрядної сітки ЕОМ з нерухомою комою.

Представлення чисел з фіксованою комою. Число з фіксованою комою - натуральна форма представлення числа, коли положення коми в розрядній сітці фіксується. Зазвичай вона фіксується перед старшим або після молодшого розрядів. Якщо кома фіксується перед старшим розрядом, то числа в ЕОМ представляються як правильні дроби; якщо після молодшого - як цілі числа. ЕОМ, в яких використовується така форма запису чисел, називають машинами з фіксованою комою. На рис. 1.4,α приведена розрядна сітка ЕОМ для представлення чисел з фіксованою комою перед старшим розрядом. Розряди такої сітки нумеруються зліва направо, починаючи з нульового, який називається знаковим розрядом. Уцьому розряді 0 відповідає плюсу, а 1 - мінусу. На розрядній сітці вказана вага кожного розряду.

Максимальне машинне число за абсолютною величиною дорівнює:

n- де кількість розрядів числа. Мінімальне, відмінне від 0 машинне число. Діапазон чисел всіх можливих величин в даному випадку визначається нерівністю: 2^-n≤¦X¦≤(1-2^-n). Аналізуючи цю нерівність, можна відзначити наступне:

1. Діапазон представлення чисел в машинах з фіксованою комою порівняно невеликий.

2. Число, абсолютне значення якого менше мінімального машинного слова, (2^-n) буде записане в ЕОМ у вигляді нуля. Таке число називається машинним нулем, оскільки насправді воно не дорівнює нулю, але для його зображення недостатньо розрядів в машинному слові.

3.Число, отримане в результаті обчислень за абсолютним значенням, не повинне перевищувати максимального машинного числа (1-2^-n). Якщо число виходить за верхню межу(1-2^-n), то ціла частина його не може бути розміщена в машинному слові і тому втрачається, що приводить до спотвореного результату. В цьому випадку говорять, що відбулося переповнення розрядної сітки.

Щоб не допустити в процесі обчислень переповнення розрядної сітки, при підготовці задачі до розв’язання на ЕОМ вводяться так звані масштабні коефіцієнти, за допомогою яких числа, що беруть участь в обчисленнях, і результати розрахунку по модулю не перевищують максимального машинного числа. Масштабний коефіцієнт m зв'язує реальне дійсне число Y і його машинне зображення (код) X наступним співвідношенням:

¦X¦=m¦Y¦<1.

4. Відносна похибка обчислень є тим більшою, чим меншими за абсолютною величиною є числа, що беруть участь в обчисленнях, так як δ=Δ/А*100%, де Δ – абсолютна похибка, А — двійкове число. Якщо в ЕОМ є n розрядів числа, то абсолютна похибка визначається точністю її останнього знаку — Δ = 2^-n

Наприклад, при n =4 для числа А= 0,1111 відносна похибка складає δ_мін=[2^-4/(15/16)] ×100%≈6,7%, а для числа А=0,0001 δ_макс=[2-4/(1/16)] ×100%=100%. Якщо кома зафіксована після молодшого розряду (рис. 1.4,δ), розрядна сітка дозволяє представляти від’ємні і додатні двійкові числа, модуль яких 1≤|Х|≤(2ⁿ- 1), де n - кількість числових розрядів в розрядній сітці ЕОМ. Всі числа, модуль яких менше 1 або більше (2 ⁿ-1), не можуть бути представлені в цій розрядній сітці, а тому при підготовці до розв’язання задач на такій ЕОМ також необхідно вводити масштабні коефіцієнти.

Серед команд ЕОМ є такі, коли операція з фіксованою комою проводиться не тільки над числами, але і над адресами. В цьому випадку операнд інтерпретується як двійкове число без знаку. Діапазон представлення чисел без знаку в два рази більше, ніж із знаком в розрядній сітці ЕОМ.

Робота ЕОМ в режимі з фіксованою комою використовується в основному для управління технологічними процесами і обробки інформації в реальному масштабі часу. При виконанні операцій над двійковими числами з фіксованою комою основним операндом в ЄС ЕОМ є 32-розрядне, в 16-розрядних міні- і мікроЕОМ-16-розрядне, а в 8-розрядних мікроЕОМ - 8-розрядне слово. УЄС ЕОМ можуть використовуватися операнди довжиною в півслова, а добутки і ділені довжиною в подвійне слово.

Десяткові числа в ЕОМ представляються тільки в натуральній формі. Десяткові числа кодуються тетрадами в коді 8-4-2-1 і використовуються два формати для їх представлення: упакований (ущільненний) і розпакований (зонний). Уупакованому форматі в одному байті розміщуються дві десяткові цифри. Код знаку розміщується в правих чотирьох розрядах молодшого байта (рис. 1.5,а). У розпакованому форматі молодші чотири розряди байта зайнято цифрою, а решта розрядів містить службовий символ (зону). У молодший байт записується код знаку і код молодшої десяткової цифри (рис. 1.5.б). Десяткові числа вводяться зазвичай в розпакованому форматі, а при виконанні операцій переводяться за спеціальною програмою в упакований формат; при виводі з ЕОМ десяткові числа знову перетворюються в розпакований формат за спеціальною програмою.

а) Молодший байт

б) Молодший байт

Рис. 1.5. Формати десяткових чисел в ЕОМ

Упакований формат представлення десяткових чисел дозволяє ефективно використовувати ОП, зменшити процес виконання арифметичних операцій і прискорити процес обміну інформацією між ОП і периферійними пристроями.

12. Описати технологію емітерно-зв’язаної логіки.

Технологія ЕЗЛ є так само, як і технологія ТТЛ, біполярною, тобто

елементи будуються з використанням біполярних структур. Основою елементів ЕЗЛ є так називаний «перемикач струму», на основі якого будується базовий елемент цієї технології - АБО- -НІ (див. рис. 4.6); по виходу1 даної схеми реалізується логічна функція АБО-НІ, а по виходу 2 – функція АБО.

Через низький вхідний опір схеми ЕЗЛ мають високу швидкодію і працюють

переважно в активному режимі, отже, перешкода, яка попадає на вхід,

підсилюється. Для підвищення перешкодостійкості шину колекторного живлення роблять дуже товстої і з'єднують із загальною шиною.

Рис. 4.6. Базовий елемент ЕЗЛ.

У порівнянні зі схемами ТТЛ схеми ЕЗЛ мають більш високу швидкодію, але

перешкодостійкість у них набагато нижче. Схеми ЕЗЛ займають велику площу на кристалі, споживають велику потужність у статичному стані, тому що вихідні транзистори відкриті і через них протікає великий струм. Схеми, побудовані за даною технологією не сумісні зі схемами, побудованими по інших технологіях, що використовує джерела позитивної напруги.

Будь-який цифровий пристрій призначений для виконання тієї чи іншої логічної функції, отже, такий пристрій можна представити у виді елементарних комірок, таких як НІ, І-НІ, АБО-НІ, які приведені нижче в таблиці.

⇐ Предыдущая 123 4 5 Следующая ⇒