 |
Обзор программируемых логических интегральных схем и интегральных схем гибкой логики
|
|
|
|
С. В. Кузнецов, М.М. Кольцов, И.Ю.Пивоваров
Компьютерные технологии в радиотехнике
Курс лекций
Санкт-Петербург
 |
УДК 681.325
Аннотация
Изложены вопросы построения универсальных и специализированных цифровых устройств обработки данных ориентированные на применение в радиотехнике, а также их автоматизированное проектирование средствами современных САПР. Приводятся основные этапы проектирования цифровых устройств на основе программируемых логических интегральных схем.
Предназначено магистрам 1-го курса направлений 550400, 552500, для дисциплины "Компьютерные технологии в радиотехнике".
Содержание
Введение…………………………………………………………………….4
1. Реализация цифровых устройств на основе
программируемой логики………………………………..………….....5
1.1. Обзор программируемых логических интегральных схем и интегральных схем гибкой логики................……….....………………………...5
1.2. Аппаратурные и технологические характеристики ПЛИС………......7
1.3. Этапы проектирования цифровых устройств обработки информации на основе ПЛИС и гибкой логики…………………….......................................12
1.4. Средства проектирования цифровых устройств на ПЛИС………....15
1.5. Интерфейс программирования и тестирования JTAG/IEEE 1149.1 …………………………………………………………………………………….27
2. Классификация высокопроизводительных цифровых вычислителей.32
3. Вычислители класса ОКМД, организация матричных и конвейерных архитектур...……………………………………………………………35
3.1. Векторные команды и матричная вычислительная система……………………………………………………...…...35
3.1. Конвейеризация вычислений и организация векторных вычислителей класса ОКМД………………………………..37
|
|
|
3.2. Основы проектирования аппаратных средств конвейерных вычислителей……………………...………………………...39
4. Вычислители класса МКМД, многопроцессорные комплексы и архитектуры, управляемые потоками данных…………….…...…………..43
4.1. Многопроцессорные комплексы…………………………...43
4.2. Вычислители, управляемые потоками данных……………50
5. Организация систем памяти высокопроизводительных вычислителей…………………………………………..…………………….52
6. Особенности архитектуры универсальных производительных микропроцессоров…………………………………………………………...60
7. Цифровые сигнальные процессоры………………………………………...71
Список литературы………………………..……………………………………..76
ВВЕДЕНИЕ
В настоящее время цифровые системы в радиотехнике вытесняют аналоговые системы, что обусловлено более высоким потребительским качеством предоставляемых пользователю услуг. При этом непрерывно возрастают требования к скорости обработки и объему перерабатываемой информации. Традиционные методы реализации аппаратуры и алгоритмов на интегральных схемах средней степени интеграции либо с использованием микропроцессоров не удовлетворяют возрастающим требованиям по быстродействию.
В связи с этим интенсивно развиваются исследования в области распределенной обработки информации.
Можно выделить три направления этих исследований:
‑ создание параллельных алгоритмов обработки информации, ориентированных на реализацию программными методами в многопроцессорной системе, либо аппаратными методами в параллельных вычислительных архитектурах;
‑ разработка параллельных нетрадиционных архитектур обработки информации, например вычислителей, управляемых потоками данных;
‑ совершенствование элементной базы цифровой обработки информации, разработка высокопроизводительных микропроцессоров (МП) с элементами параллелизма в архитектуре, создание ряда семейств высокопроизводительных программируемых логических интегральных схем (ПЛИС) для аппаратной реализации параллельных цифровых алгоритмов.
|
|
|
Данное учебное пособие посвящено описанию новых параллельных архитектур цифровых процессоров, предназначенных для решения задач обработки информации в системах телекоммуникаций и реализации таких архитектур на новой элементной базе, в частности с использованием высокоскоростных микросхем программируемой логики. Приведены примеры реализации цифровых устройств с использованием ПЛИС.
РЕАЛИЗАЦИЯ ЦИФРОВЫХ УСТРОЙСТВ НА ОСНОВЕ ПРОГРАММИРУЕМОЙ ЛОГИКИ
Обзор программируемых логических интегральных схем и интегральных схем гибкой логики
Специализированные цифровые устройства обработки данных в системах телекоммуникаций реализуются в настоящее время на основе выполненных по высококачественной КМДП - технологии интегральных схем. Тактовые частоты работы таких схем достигают 200 - 400 МГц. При этом для достижения максимальной производительности цифровых вычислителей на основе таких схем используется принцип построения архитектуры вычислителя на основе конкретных специальных требований по реализации разработанного проектировщиком алгоритма ("определяемая пользователем логика"), что минимизирует аппаратные затраты и повышает производительность обработки данных таким устройством.
В настоящее время производимые в мире цифровые интегральные схемы с "определяемой пользователем логикой" подразделяются на следующие категории:
- программируемые пользователем логические интегральные схемы (ПЛИС);
- масочные программируемые ИС;
- ИС на основе базовых матричных кристаллов;
- полностью заказные ИС.
Семейства интегральных схем первых двух категорий обычно называют полузаказными ИС, так как в процессе их производства только несколько (не более трех) масочных слоев выполняется по спецификациям пользователя, остальные же разработчик аппаратуры может программировать у себя на рабочем месте. ИС последних двух категорий называют заказными ИС, так как в процессе их производства все масочные слои, формирующие логику работы устройства, выполняются на заказ по спецификациям пользователя.
|
|
|
Высокопроизводительные семейства ПЛИС и ИС гибкой логики могут быть классифицированы, как "программируемая разработчиком логика". Такие схемы позволяют проектировщикам систем разрабатывать собственные логические блоки, удовлетворяющие индивидуальным требованиям конкретной системы.
Большинство ПЛИС основано на архитектуре программируемых логических матриц (ПЛМ), т.е. включают в себя матрицу вентилей "И", соединенных с матрицей элементов "ИЛИ" (рис.1.1). При этом учитывается тот факт, что любое логическое выражение может быть преобразовано в эквивалентную форму логической суммы произведений (минимальной дизьюнктивной нормальной формы МДНФ) [5] и таким образом реализовано на основе архитектуры матриц элементов "И" и "ИЛИ". Кроме ПЛМ архитектура большинства ПЛИС включает в себя выходные макроячейки, содержащие регистры, защелки и каскады обратной связи, что позволяет разработчику формировать не только комбинационную логику, но и последовательные логические функции, реализуя различные автоматы.
Количество и расположение программируемых соединений (перемычек) между матрицами "И" и "ИЛИ", а также между входными и выходными блоками, определяется на этапе изготовления архитектурой конкретной ИС семейства. В зависимости от вида логической функции разработчик определяет на этапе программирования ИС, какие из этих соединений оставить, а какие разорвать. Способность программировать эти соединения достигается различными технологиями выполнения элементов памяти соединений, среди них - плавкие перемычки, элементы постоянного запоминающего устройства с ультрафиолетовым стиранием (ППЗУ), элементы электрически программируемого и стираемого ПЗУ (ЭППЗУ) или элементы статического ОЗУ.
Технология программирования пользователем ПЛИС очень похожа на технологию программирования ППЗУ или ЭППЗУ. Пользователь может приобрести ПЛИС, использовать имеющуюся на его персональном компьютере (ПК) систему автоматизированного проектирования (САПР) ИС и собственноручно в течение нескольких часов разработать заказную ИС.
|
|
|
