Интерфейс программирования и тестирования JTAG/IEEE 1149.1

Интерфейс программирования и тестирования предназначен для тестирования цифровых БИС любого типа, а также программирования или реконфигурации цифровых БИС программируемой логики.

В состав порта тестирования (программирования) входит 4 основных цифровых сигнала:

TDI – последовательный ввод тестовых или других данных,

TDO - последовательный вывод тестовых или других данных,

TCK - тактирование и сопровождение последовательных данных,

TMS – управление режимом работы интерфейса.

Часто добавляется дополнительный сигнал TRST – сброс порта.

Интерфейс последовательный, синхронный, сигналы ввода и вывода данных однонаправленные, но с высокоимпедансным состоянием. Он может соединять несколько цифровых БИС последовательно, как показано на рис. 1.2.

Рис. 1.2 Соединение 4 БИС интерфейсом тестирования.

При этом регистры интерфейса в БИС образуют соединяющими их информационными сигналами TDI и TDO единый последовательный однонаправленный сдвиговый регистр, а управляющий и сигнал синхронизации являются обычными параллельно подсоединяемыми к БИС сигналами.

Порт тестирования и программирования в каждой БИС управляется контроллером JTAG интерфейса. Структурная схема порта тестирования и программирования показана на рис. 1.3.

Рис. 1.3. Структурная схема порта тестирования и программирования.

Контроллер JTAG интерфейса сбрасывается в исходное состояние сигналом TRST. После этого он готов принимать команды по входу TDI последовательно в регистр команд. Контроллер JTAG интерфейса по переднему фронту сигнала TCK формирует все сигналы управления регистрами данных и команд. Стандартом не оговаривается длина регистра команд, в зависимости от сложности микросхемы он может содержать разное число бит. Признаком окончания приема команды служит установка в логическую единицу сигнала TMS. При этом контроллер JTAG интерфейса дешифрирует команду в дешифраторе и подсоединяет требуемый регистр данных на ввод или вывод. После сброса сигнала TMS в ноль контроллер готов выполнять команду и принимать или передавать данные по TDI и TDO. По окончании выполнения команды сигнал TMS снова взводится в единицу и после сброса контроллер готов принимать следующую команду.

Bypass триггер служит для передачи команд и данных портам других цифровых БИС, включенных в цепочку по TDI и TDO. Учитывая синхронность интерфейса, каждая БИС задерживает данные на один такт в цепочке. IDECODE регистр содержит несколько бит и хранит данные о производителе микросхемы, ее типе и версии, доступен на чтение. UESCODE регистр имеет несколько бит и хранит код сигнатуры исправной БИС для сигнатурного анализа и быстрого обнаружения неисправности БИС.

Регистр тестирования представляет собой набор ячеек памяти периферийного тестирования или сканирования. Эти ячейки расположены между выводами микросхемы и входными – выходными каскадами БИС (Рис. 1.4).

Рис. 1.4. Ячейки периферийного тестирования.

С точки зрения контроллера JTAG интерфейса они образуют один сдвиговый регистр для передачи данных от TDI к TDO. Для информационных данных с выводов БИС они являются запоминающими ячейками, причем запоминая данные, они их в то же время пропускают насквозь во (из) внутреннюю логику и регистры БИС, не влияя на общий алгоритм работы микросхемы.

Тестирование микросхем с помощью таких ячеек может проводиться в двух режимах. Первый режим – “холодного” тестирования. В этом случае на смонтированные на плате БИС подается только питание. Через контроллер JTAG интерфейса подаются тестовые последовательности логических нулей и единиц на ячейки тестирования одних БИС, а результаты контролируются через ячейки тестирования других БИС. При этом учитываются связи между БИС через печатные проводники платы. Таким образом можно проводить быстрый автоматизированный контроль проводников печатной платы на обрывы и короткие замыкания.

Второй режим – режим “горячего” тестирования. В этом случае контролируемая печатная плата работает в составе аппаратуры с реальными сигналами. Для тестирования подаются через JTAG контроллер команды фиксации мгновенных значений входных и выходных сигналов БИС в ячейках тестирования, затем эти значения последовательно считываются через JTAG интерфейс в тестирующий компьютер. Накапливая срезы мгновенных значений сигналов в различные моменты времени можно получить временные диаграммы работы тестируемого устройства.

Регистр программирования или реконфигурации представляет собой битовую карту перемычек программируемой логики. Для JTAG интерфейса эта битовая карта представляется длинным многобитным последовательным сдвиговым регистром. Если в качестве элементов памяти хранения перемычек используется технология постоянного запоминающего устройства или ФЛЭШ-памяти – процесс прошивки перемычек называется программированием, при выключении питания карта перемычек не стирается. Если в качестве элементов памяти хранения перемычек используется технология статического ОЗУ, тогда процесс прошивки перемычек называется реконфигурацией, при выключении питания в этом случае карта перемычек стирается.