Принципы ее реализации в ЭВМ
Основные положения двоичного умножения
А=13 x1101 В=11 1011 --------- 1101 + 1101 1101 ------------- 10001111=(143)10
Другой метод:
x1101 1011 -------- 1101 + 1101 1101 ------------------ 10001111=(143)10
1. Умножение двоичных чисел (как и десятичных) состоит в последовательном умножении множимого на отдельные разряды множителя с суммированием результатов умножения. Результат умножения множимого на один разряд множителя принято называть частичным произведением. Результат умножения двух чисел представляет собой сумму всех частных произведений. 2. Каждое частное произведение либо совпадает с множимым, либо равно 0. 3. Формируемые частные произведения должны быть определенным образом сдвинуты друг относительно друга для их последующего суммирования. 4. Частные произведения можно формировать как начиная от младших, так начиная и от старших разрядов множителя. 5. В общем случае для результата умножения требуется количество цифр равное сумме количества цифр операндов. При одинаковой разрядности операндов: 2n - разрядов.
Особенности реализации умножения в ЭВМ
1. В операционном устройстве для умножения двоичных чисел должен использоваться многоразрядный двоичный сумматор, что предопределяет умножение в виде последовательного многошагового процесса, на каждом шаге которого проводится умножение на один разряд множителя. Сумма частных произведений: СЧП. Для фиксации этой суммы на каждом шаге необходимо использовать 2n-разрядный процессор, n-разрядного операнда. Перед началом операции необходимо осуществить сброс этого регистра (установить в “ноль”).
2. На каждом шаге умножения анализируется определенный разряд множителя, и если он равен единице, то на этом шаге производится сложение СЧП с множимым. Если разряд множителя равен нулю, то сложения на данном шаге производится. 3. Любой шаг умножения должен сопровождаться сдвигом множимого относительно неподвижной СЧП: принципиально возможен и подход, при котором множимое остается неподвижным, но происходит сдвиг СЧП. 4. Реализацию умножения принципиально можно начинать как от младшего, так и от старшего разряда множителя. 5. В целях упрощения схемы управления умножением регистр множителя реализуется как сдвигающий, при этом последовательные разряды множителя, на которые производится умножение на каждом шаге, постепенно перемещаются так, что дают возможность связать схему анализа с одним разрядом множителя. При выполнении умножения начиная от младших разрядом множителя, схема анализа привязывается к младшему разряду регистра множителя, и в этом регистре реализуется сдвиг вправо. При реализации умножения начиная от старших разрядом множителя схема анализа привязывается к старшему разряду регистра множителя и в нем реализуется сдвиг вправо. 6. Для фиксации момента завершения операции, в операционном устройстве умножения должен быть использован счетчик (суммирующий или вычитающий). 7. Так как в реализации умножения можно использовать различные подходы, связанные с тем, от какого разряда множителя начинается умножение, а так же с тем относительно чего сдвигается, можно использовать четыре способа (схемы) умножения.
Способы (схемы) реализации умножения
1. Умножение, начиная с младших разрядов множителя со сдвигом множимого влево. 2. Умножение, начиная с младших разрядов множителя со сдвигом СЧП вправо. 3. Умножение, начиная со старших разрядов множителя со сдвигом множимого вправо.
4. Умножение, начиная со старших разрядов множителя со сдвигом СЧП влево. Анализ схем:
1. В схемах умножения со сдвигом множимого для его представления требуется 2n-разрядный регистр. 2. А в схеме умножения, начиная с младших разрядов множителя со сдвигом СЧП вправо для представления множимого требуется n-разрядный регистр. 3. А в схеме умножения, начиная со старших разрядов множителя со сдвигом множимого вправо необходимо использовать 2n-разрядный сумматор, связанный по входу с регистром множителя. 4. Четвертая схема требует 2n-разрядного сумматора. 5. Вторая схема - n-разрядного.
В целях минимизации оборудования целесообразно использовать схему 2, на основе которой реализуется умножение практически во всех ЭВМ.
Упрощенная схема операционного устройства для реализации умножения по второму способу
Операция деления и ее реализация в ЭВМ
Воспользуйтесь поиском по сайту: ©2015 - 2024 megalektsii.ru Все авторские права принадлежат авторам лекционных материалов. Обратная связь с нами...
|