 |
Синтез устройства управления
|
|
|
|
Устройство управления представляет собой цифровой автомат. В зависимости от структуры различают два класса автоматов: автомат Мили и автомат Мура. Различие между ними заключается в том, что в автомате Мили управляющие сигналы зависят как от текущего состояния, так и от входных сигналов, а у автомата Мура - только от текущего состояния. В соответствии с этим можно выделить следующие преимущества: автомат Мили может иметь меньше состояний, чем аналогичный автомат Мура, но автомат Мура более помехозащищённый и надёжный. Таким образом, выбираем в качестве структуры устройства управления автомат Мура.
При синтезе цифрового автомата необходимо определить разрядность регистра состояний и синтезировать комбинационные схемы КС1 и КС2.
Построение автомата Мура начинается с создания графа, описывающего работу схемы. Граф, описывающий работу разрабатываемого устройства управления, представлен на рис.3.8
Рисунок 3.8 Граф переходов устройства.
Далее определяем разрядность регистра состояний по формуле:
n = ]log2N[ (3.19)
где n - разрядность регистра состояния;
N - количество состояний в графе.
В нашем случае получим n = 2. Таким образом, для реализации регистра состояний потребуется два триггера.
По графу строим таблицу состояний цифрового автомата (табл. 3.5).
Таблица 3.5
| Q(t) | Оповещающ. сигналы | Управляющие сигналы | Q(t+1) | |||||||
| Q1 | Q0 | U0 | U1 | V1 | V2 | V3 | V4 | V5 | D1 | D0 |
| 0 | 0 | 0 | X | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
| 0 | 0 | 1 | X | 0 | 0 | 0 | 0 | 1 | 0 | 1 |
| 0 | 1 | X | X | 1 | 1 | 0 | 0 | 0 | 1 | 0 |
| 1 | 0 | X | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 0 |
| 1 | 0 | X | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 0 |
| 1 | 1 | X | X | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
Обозначения управляющих сигналов:
V1 – запись информации в регистр RgX;
|
|
|
V2 – сброс регистра RgY;
V3 – запись информации в регистр RgY;
V4 – разрешение работы счётчика;
V5 – сигнал готовности результата Ready;
По таблице истинности определим функции, описывающие работу КС1 и КС2, и приведем их к заданному элементному базису. Для КС2:
; (3.20)
; (3.21)
. (3.22)
Для КС1:
; (3.23)
. (3.24)
Из равенства выражений для сигналов 
, и 
можно сделать вывод, что на этапе проектирования управляющего автомата выявляются возможности оптимизации, упущенные при разработке структурной схемы операционной части. Схема цифрового автомата представлена на рисунке 3.10.
Для реализации цифрового автомата потребуется 13 логических элементов и 2 триггера. Таким образом, мощность потребления определим по формуле
. (3.25)
Подставляя численные значения, получим:
.
Рисунок 3.10 Принципиальная схема управляющего автомата.
Максимальный путь сигнала через комбинационную схему КС1 равен 2-м элементам, и через КС2 – 2-м. Тогда время задержки комбинационных схем определим по формулам:
, (3.26)
. (3.27)
По формулам (3.26), (3.27) определим:
,
.
Время задержки и время предустановки регистра состояний будет полностью определяться соответствующими параметрами триггеров:
, 
.
ПРОВЕРКА РАСЧЕТНЫХ ПАРАМЕТРОВ НА СООТВЕТСТВИЕ КОНСТРУКТИВНЫМ ТРЕБОВАНИЯМ
РАСЧЕТ ТАКТОВОГО СИГНАЛА
Временная диаграмма тактового сигнала представлена на рисунке 4.1.
Рисунок 4.1 Временная диаграмма тактового сигнала.
|
|
|
Устройство управления (триггеры регистра состояния) тактируются по фронту, а операционная часть – по спаду (тактовый сигнал на входы триггеров операционной части подаются через элементы 2И-НЕ). Таким образом, длительность активной фазы сигнала 
будет определяться быстродействием устройства управления, а фазы 
– быстродействием операционной части и комбинационной схемы КС1.
Определяющим фактором длительности вычислений устройства управления является готовность управляющих сигналов. Поэтому интервал времени 
будет определяться временем задержки срабатывания схемы КС2, временем предустановки регистра и временем задержки регистра:
. (4.1)
Подставим в формулу (4.1) численные значения входящих величин, определенные выше:
.
Наибольшее время для вычисления в операционной части потребуется в состоянии 
, так как в этом состоянии производится суммирование, требующее значительно больших затрат времени по сравнению с другими операциями. Интервал времени 
будет определяться временем задержки логического элемента, инвертирующего тактовый сигнал, временем установки регистра RgY и временем формирования бита переноса в сумматоре:
. (4.2)
Подставив численные значения, получим:
.
Теперь нетрудно определить период тактового сигнала:
.
4.2 ОПРЕДЕЛЕНИЕ МАКСИМАЛЬНОГО ВРЕМЕНИ ВЫЧИСЛЕНИЯ
Максимальное время вычисления определим по формуле
, (4.3)
где 
– максимальное количество тактов.
При умножении целых чисел методом последовательного суммирования максимальное количество тактов будет определяться величиной множителя Y. Для восьмиразрядного множителя при совмещении операций сложения и сдвига в один такт максимальным значением является восемь. Помимо этих 8 тактов понадобится один такт для начальной установки регистров и счетчика (состояние 
) и еще один такт для установки сигнала READY по окончании счета. Следовательно, общее число тактов 
, а максимальное время вычисления
или 
.
Полученное значение меньше заданного ограничения 2 мкс.
|
|
|
|
|
|
