 |
Список принятых сокращений
|
|
|
|
ЦИФРОВАЯ СХЕМОТЕХНИКА
Курс лекций
для студентов специальности
230113 Компьютерные системы и комплексы
Сухова О. Г.
Иваново 2013
Содержание
| Список принятых сокращений | |
| Введение | |
| Раздел 1. Логическое проектирование схем цифровой схемотехники | |
| Тема 1. Общие сведения об интегральных микросхемах | |
| 1.1. Классификация интегральных микросхем (ИМС) | |
| 1.2. Серии микросхем | |
| 1.3. Система обозначений цифровых ИМС | |
| 1.4. Условное графическое обозначение микросхем | |
| 1.5. Корпуса микросхем | |
| 1.6. Параметры микросхем | |
| Тема 2. Арифметические и логические основы цифровой техники | |
| 2.1. Системы счисления | |
| 2.2. Преобразование чисел из одной системы счисления в другую | |
| 2. 3. Основные законы алгебры логики | |
| 2.4. Алгебраические формы представления логических функций | |
| 2.5. Минимизация переключательных функций | |
| 2.6. Логические элементы | |
| Тема 3. Базовые логические элементы | |
| 3.1. Базовые логические элементы ТТЛ | |
| 3.1.1.Общие сведения | |
| 3.1.2. Универсальные (стандартные) серии ТТЛ | |
| 3.1.3. Микросхемы ТТЛ с транзисторами Шоттки (ТТЛШ) | |
| 3.1.4.Основные параметры ИМС ТТЛ различных серий ТТЛ | |
| 3.1.5. Неиспользуемые логические элементы ТТЛ | |
| 3.1.6. Неиспользуемые входы ТТЛ | |
| 3.2. Базовые логические элементы КМОП | |
| 3.2.1. МОП транзисторы | |
| 3.2.2. КМОП - структуры | |
| 3.2.3. Базовые элементы КМОП | |
| 3.2.3.1. Инвертор КМОП | |
| 3.2.3.2. Двунаправленный ключ | |
| 3.3. Логические элементы КМОП | |
| 3.3.1. Логический элемент И-НЕ | |
| 3.3.2. Логический элемент ИЛИ-НЕ | |
| 3.4. Правила обращения с микросхемами КМОП | |
| Тема 4. Схемотехнические построения цифровых устройств | |
| 4.1.Типы выходов интегральных микросхем. Логические расширители | |
| 4.1.1. Логический выход | |
| 4.1.2. Выход с тремя выходными состояниями | |
| 4.1.3. Выход с открытым коллектором и эмиттером | |
| 4.1.4. Логические расширители | |
| 4.2. Типовые ситуации при построении узлов и устройств на стандартных интегральных схемах | |
| 4.2.1. Преобразователи уровней логических сигналов | |
| 4.2.2. Проектирование цифровых устройств на логических элементах | |
| Раздел 2. Цифровые устройства и функциональные узлы | |
| Тема 5. Цифровые устройства последовательностного типа | |
| 5.1. Триггеры | |
| 5.1.1. Триггеры RS – типа | |
| 5.1.1.1. Асинхронные триггеры RS типа | |
| 5.1.1.2. Синхронные триггеры RS – типа | |
| 5.1.2. Двухступенчатые триггеры структуры «МS» | |
| 5.1.3. JK – триггеры | |
| 5.1.4.Триггеры D – типа | |
| 5.1.5. Триггеры DV – типа | |
| 5.1.6. Т – триггеры | |
| 5.1.7. Триггер TV-типа | |
| 5.2. Регистры | |
| 5.2.1. Регистры памяти | |
| 5.2.2. Регистры сдвига (последовательные регистры) | |
| 5.2.3. Параллельно - последовательные регистры | |
| 5.2.4. Реверсивные (универсальные) регистры | |
| 5.3. Счётчики | |
| 5.3.1. Классификация счетчиков | |
| 5.3.2. Счетчики с последовательным переносом и постоянным коэффициентом счета | |
| 5.3.2.1. Суммирующий счётчик | |
| 5.3.2.2. Вычитающий счётчик | |
| 5.3.3. Счетчик импульсов с переменным коэффициентом счета | |
| 5.3.4. Двоично-десятичный счётчик с параллельным переносом | |
| 5.3.4.1. Микросхема К155 ИЕ9 | |
| 5.3.4.2. Каскадное включение счетчиков на ИМС К155 ИЕ9 | |
| 5.3.5. Реверсивный счетчик с параллельным переносом | |
| 5.3.5.1. Логическая структура счетчика | |
| 5.3.5.2. Микросхема К155 ИЕ7 | |
| 5.3.5.3. Наращивание счетчиков на ИМС К155 ИЕ7 | |
| 5.3.6. Кольцевые счетчики | |
| Тема 6. Цифровые устройства комбинационного типа | |
| 6.1. Шифратор | |
| 6.2. Дешифратор | |
| 6.3. Преобразователь кода | |
| 6.4. Мультиплексоры | |
| 6.4.1. Устройство и принцип работы | |
| 6.4.2. Способы наращивания мультиплексоров | |
| 6.4.3. Применение мультиплексоров | |
| 6.5. Демультиплексоры | |
| Тема 7. Арифметические устройства | |
| 7.1. Сумматоры | |
| 7.1.1. Полусумматор | |
| 7.1.2. Полный сумматор | |
| 7.1.3. Сумматор последовательного действия | |
| 7.1.4. Сумматор параллельного действия | |
| 7.1.5. Вычитатели (субтракторы) | |
| 7.2. Цифровые компараторы (устройства сравнения) | |
| 7.3. Арифметико-логическое устройство | |
| Тема 8. Полупроводниковые запоминающие устройства | |
| 8.1. Общие сведения о запоминающих устройствах | |
| 8.1.1.Виды ЗУ | |
| 8.1.2. Основные параметры ЗУ | |
| 8.1.3. Сигналы ЗУ | |
| 8.1.4. Классификация ЗУ | |
| 8.2. Оперативное запоминающее устройство (ОЗУ) | |
| 8.2.1. Общие сведения | |
| 8.2.2. Структуры накопителей и исполнение запоминающих ячеек устройств статического типа | |
| 8.2.3. Статические ОЗУ | |
| 8.2.3.1. ЗУ с однокоординатной выборкой | |
| 8.2.3.2. ЗУ с двухкоординатной выборкой | |
| 8.2.4. Динамические запоминающие устройства | |
| 8.2.4.1. Запоминающие элементы | |
| 8.2.4.2. Усилители-регенераторы | |
| 8.2.4.3. Внешняя организация и временные диаграммы | |
| 8.2.4.4. Схема динамического ЗУ | |
| 8.3. Постоянное запоминающее устройство (ПЗУ) | |
| 8.3.1. Общие сведения | |
| 8.3.2. Масочные ПЗУ | |
| 8.3.3. ПЗУ программируемые однократно пользователем (ППЗУ) | |
| 8.3.4. Микросхемы РПЗУ | |
| 8.3.4.1. Элемент памяти со структурой МНОП | |
| 8.3.4.2. Элемент памяти на структуре ЛИЗМОП с двойным затвором | |
| 8.4. Организация блока памяти | |
| Тема 9. Программируемые логические матрицы (ПЛМ) и программируемые логические интегральные микросхемы (ПЛИС) | |
| 9.1. Структура ПЛМ | |
| 9.2. Реализация на ПЛМ различных типов узлов | |
| 9.2.1. Дешифратор | |
| 9.2.2. Мультиплексор | |
| 9.2.3. Демультиплексор | |
| 9.2.4. Регистр | |
| 9.3. Программирование ПЛМ | |
| 9.3.1. Микросхемы программируемых логических матриц | |
| 9.3.2. Программируемые логические интегральные схемы | |
| Раздел 3. Цифро-аналоговые и аналого-цифровые преобразователи | |
| Тема 10. Цифро-аналоговые и аналого-цифровые преобразователи | |
| 10.1. Цифроаналоговые преобразователи | |
| 10.1.1. Общие сведения | |
| 10.1.2. Классификация ЦАП | |
| 10.1.3. Схема ЦАП с суммированием напряжений | |
| 10.1.4. Схема ЦАП с суммированием токов | |
| 10.1.5. Номенклатура ЦАП | |
| 10.2. Аналого-цифровые преобразователи | |
| 10.2.1. Общие сведения | |
| 10.2.2. Дискретизация непрерывных сигналов | |
| 10.2.3. Квантование и кодирование | |
| 10.2.4. Аналого-цифровой преобразователь накопительного типа | |
| 10.2.5. АЦП с промежуточным преобразованием напряжения во временной интервал | |
| 10.2.6.Аналого-цифровой преобразователь с двойным интегрированием | |
| 10.2.7. Аналого-цифровой преобразователь последовательного приближения | |
| 10.2. 8. Последовательно – параллельные АЦП | |
| 10.2.9. АЦП параллельного счета | |
| Раздел 4. Основы микропроцессорной техники | |
| Тема 11. Структура и функционирование микропроцессорной системы | |
| 11.1. Микропроцессор КР580ВМ80А | |
| 11.1.1. Структурная схема микропроцессора КР580ВМ80А | |
| 11.1.2. Принцип работы микропроцессорной системы | |
| Глоссарий | |
| Список литературы |
|
|
|
|
|
|
|
|
|
Список принятых сокращений
DRAM – динамическая память с произвольным доступом;
GAAS – логика на основе полупроводника из арсенида галлия;
RAM – память с произвольным доступом;
ROM – память только для чтения;
SRAM – статическая память с произвольным доступом;
АЛУ – арифметико – логическое устройство;
АЦП – аналого – цифровой преобразователь;
БИС – большая интегральная схема;
ДНФ - дизъюнктивной нормальной формой;
ЗМ – запоминающий массив;
ЗУ – запоминающее устройство;
ЗЯ – запоминающая ячейка;
ИИЛ – интегральная инжекционная логика;
ИМС – интегральная микросхема;
ИС – интегральная схема;
КМОП – комплиментарная металл – окисел- полупроводник структура;
КНФ - конъюнктивной нормальной формой;
МИС – малая интегральная схема;
МОП – металл – окисел- полупроводник;
МНОП – металл – нитрид – окисел – полупроводник;
ЛИЗМОП – лавинная инжекция зарядов металл – окисел – полупроводник;
ОЗУ – оперативное запоминающее устройство;
|
|
|
ООС- отрицательная обратная связь;
ПЗУ – постоянное запоминающее устройство;
ПЛИС – программируемая логическая интегральная схема;
ПЛМ – программируемая логическая матрица;
ПОС – положительная обратная связь;
ППЗУ – программируемые ПЗУ (PROM);
РПЗУ – репрограммаируемые ПЗУ (EPROM);
СБИС – сверхбольшая интегральная схема;
СДНФ - совершенной дизъюнктивной нормальной форме;
СИС – средняя интегральная схема;
СКНФ - совершенной конъюнктивной нормальной форме;
ТТЛ – транзисторно – транзисторная логика;
ТТЛШ – транзисторно – транзисторная логика с транзисторами Шоттки;
ЦАП – цифро – аналоговый преобразователь;
ШФ – шинные формирователи;
ЭВМ – электронно-вычислительная машина;
ЭСЛ – эмиттерно – связанная логика.
Введение
План
|
|
|
