 |
Описание временной диаграммы работы устройства
|
|
|
|
Временная диаграмма работы ОЗУ находится в приложении В.
Если сигнал WE_RAM = 1, то по синхросигналу производится запись данных в память по указанному адресу. Если сигнал CS_RAM = 1, то производится чтение данных, находящихся в памяти по указанному адресу.
Рассмотрим работу ОЗУ по тактам:
- на вход DATA[9..0] подаются данные, которые будут записаны в ОЗУ;
- на вход ADR[9..0] подаётся адрес, по которому будут записаны данные;
- на вход WE_RAM подаётся сигнал записи в ОЗУ
- на вход CS_RAM подаётся сигнал чтения с ОЗУ.
ОПТИМИЗАЦИЯ МИКРО-ЭВМ
Длительность выполнения отдельных команд зависит от их сложности и необходимости изменения отдельных данных для доступа. Важную роль играет необходимое количество тактов задержки. Они необходимы для того, чтобы данные успевали поступать на соответствующие шины.
Для выполнения команд необходимо следующее количество тактов (с учётом такта выборки команды из ПЗУ):
– JMP, MOV, ADC, OR, CLI, STI – 4 такта;
Т.к. элементы реализованы на вентильно-регистровом уровне, для оптимизации микро-ЭВМ необходимо их перестроить. Например, переделав УУ для выполнения команд необходимо следующее количество тактов:
- JMP – 2 такта;
- MOV – 2 такта;
- ADC и OR – 3 такта;
- CLI и STI – 1 такт.
Для оптимизации работы микро-ЭВМ можно использовать несколько методов:
1. Повышение частоты работы основного тактового генератора;
Для оптимизации работы устройства в схеме ищется цепочка, вносящая наибольшую задержку при прохождении сигнала. Частоту тактового генератора можно выбрать немного больше, чем задержка самой медленной цепочки.
2. Сокращение длительности выполнения фаз отдельных команд;
Сокращение длительности выполнения отдельных фаз команд можно достичь путем увеличения частоты тактового генератора, что приведет к увеличению количества выполняемых команд в единицу времени.
|
|
|
3. Одновременное выполнение некоторых фаз отдельных команд;
Для поддержания максимальной загрузки устройства управления должен использоваться параллелизм уровня команд, основанный на выявлении последовательностей несвязанных команд, которые могут выполняться в конвейере с совмещением. Чтобы избежать приостановки конвейера зависимая команда должна быть отделена от исходной команды на расстояние в тактах, равное задержке конвейера для этой исходной команды.
4. Конвейерное выполнение фаз последовательностей команд.
Конвейеризация (или конвейерная обработка) в общем случае основана на разделении подлежащей исполнению функции на более мелкие части, называемые ступенями, и выделении для каждой из них отдельного блока аппаратуры. Так обработку любой машинной команды можно разделить на несколько этапов (несколько ступеней), организовав передачу данных от одного этапа к следующему. При этом конвейерную обработку можно использовать для совмещения этапов выполнения разных команд. Производительность при этом возрастает благодаря тому, что одновременно на различных ступенях конвейера выполняются несколько команд. Конвейерная обработка такого рода широко применяется во всех современных быстродействующих процессорах.
Выполнение типичной команды можно разделить на следующие этапы:
- выборка команды (по адресу, заданному счетчиком команд, из памяти извлекается команда);
- декодирование команды / выборка операндов из регистров;
- выполнение операции / вычисление эффективного адреса памяти;
- обращение к памяти;
- запоминание результата.
Конвейеризация увеличивает пропускную способность процессора (количество команд, завершающихся в единицу времени), но она не сокращает время выполнения отдельной команды. В действительности, она даже несколько увеличивает время выполнения каждой команды из-за накладных расходов, связанных с управлением регистровыми станциями. Однако увеличение пропускной способности означает, что программа будет выполняться быстрее по сравнению с простой не конвейерной схемой.
|
|
|
Из всех вышеперечисленных методов оптимизации под разработанную микро-ЭВМ подходит конвейеризация и сокращение длительности выполнения фаз отдельных команд. Так как узким местом является память, как ОЗУ, так и ПЗУ, из-за которых нельзя повысить тактовую частоту, и на обращение к которым тратится большее количество тактов команды, то на завершающей стадии выполнения команд можно начинать извлечение следующей команды. Но для этого необходимо повышенное знание языка VHDL, а так же большой опыт разработок в среде автоматизированного проектирования Quartus II. Что касается сокращения длительности выполнения фаз отдельных команд, то можно установить время выполнения например одного такта не 20 н/c, а 14 н/c, что приведёт к выполнения большего числа команд за 1 такт. (p.s. нельзя ставить слишком малое значение т.к. команда может не успеть выполниться за 1 такт).
ЗАКЛЮЧЕНИЕ
В данном курсовом проекте была реализована микро-ЭВМ принстонской архитектуры на элементной базе ПЛИС в среде автоматизированного проектирования Quartus 8.1 со следующими характеристиками. Микро-ЭВМ должна иметь шину адреса размерностью 10 бит, шину данных – 10 бит; синхронное программируемое запоминающее устройство; асинхронное оперативное запоминающее устройство; 8 регистров общего назначения; контроллер прямого доступа к памяти с начальным адресом 8, имеющим входную шину в 4 байта; контроллер прерываний на 4 линий; так же специальные команды ADC, OR; адресация в данной микро-ЭВМ индексная, выполняемые ей общие команды: MOV adr, reg; MOV reg, adr; JMP adr; HLT; CLI, STI.
В процессе проектирования данной микро-ЭВМ самым сложным звеном было реализация устройства управления, т.к. на него возложены главные функции всей микро-ЭВМ – управление всеми устройствами. Устройство управления выполнено в данной курсовой работе посредством схемной логики.
|
|
|
Оперативное запоминающее устройство, выполненное на вентильно-регистровом уровне, будет физически иметь большие размеры, занимать на микросхеме большую площадь, т.к. оно должно иметь достаточное количество запоминающих единиц (10240 RS-триггера), чтобы реализовать нужную емкость для корректной работы. Всё ОЗУ представляет собой 32 блока, содержащих каждый в себе по 32 ячейки, каждая из которых в себе так же содержит 10 RS-триггеров. При компиляции проекта, ОЗУ является самым медленным устройством, ввиду своих больших размеров и разветвленной структуры.
Разработка устройства прерывания, выполненного на вентильно-регистровом уровне, не являлось трудоемким.
Постоянное запоминающее устройство реализовано стандартным блоком среды автоматизированного проектирования Quartus 8.1. Файл, имитирующий работу данного ПЗУ, составляется в строгом соответствии с разрядностью, последовательностью считывания команд устройством управления. Неправильное написание кода mif-файла приведет к некорректной работе микро-ЭВМ.
Арифметико-логическое устройство, регистры общего назначения, устройство прямого доступа к памяти выполнены на вентильно-регистровом уровне, и при компиляции программы ведут себя корректным образом, сильно не перегружая компилятор по времени.
Таким образом, в ходе выполнения курсового проекта были освоены знания принстонской архитектуры, принципы построения и функционирования ЭВМ в целом, а так же ее отдельных блоков; разработано устройство управления программного типа.
СПИСОК ИСПОЛЬЗУЕМОЙ ЛИТЕРАТУРЫ
1. Цифровая схемотехника. - М.: "С-Петербург", Угрюмов Е. 2001. - 518 с.
2. Цифровые системы. Теория и практика, 8-е изд. – М.: "Вильямс", Точчи, Уидмер. Пер. с англ. 2004. - 1024 с.
ЭЛЕКТРОННЫЕ ИСТОЧНИКИ
Э1http://www.altera.com – Альтера. Режим доступа: 14.09.2013, 18-40
Э2http://www.gaw.ru/html.cgi/txt/doc/micros/arm/arh_sam7s/24.htm –Рынок микроэлектроники. Режим доступа: 12.10.2013, 20-40
ПРИЛОЖЕНИЕ А
(обязательное)
ОБЩАЯ СХЕМА МИКРО-ЭВМ
ПРИЛОЖЕНИЕ Б
(обязательное)
|
|
|
