Перечень комбинационных узлов и цифровых устройств

1. АЛУ – арифметико-логическое устройство, многоразрядное, параллельного действия, состоит из одноразрядных сумматоров ОС-3 на три входа (разрядные цифры слагаемых плюс возможный перенос из предыдущего младшего разряда). При выполнении логических операций (поразрядно) блокируется межразрядный перенос. В 70-х годах 20-го века инженеры сформировали типовой набор операций АЛУ: набор содержит 16 арифметических (+,– с разными модификациями) и 16 логических (НЕ, И, ИЛИ, mod2 с разными модификациями). Эти 32 операции разделяют на три группы:

- арифметические +,– (поскольку в АЛУ есть только сумматор кодов – вычитателя нет, то числа со знаком минус перед подачей на АЛУ преобразуются в инверсный код: обратный либо дополнительный код; во всех числовых задачах используется дополнительный код, в том числе в ПК, мобильниках и т.п.); - логические НЕ, И, ИЛИ, mod2; сюда относятся операции формирования констант «нуль» и «единица»; - пересылочные (транзитом через АЛУ типа «регистр РОН → регистр РОН», «порт-регистр РОН» (и наоборот), «ячейка ОЗУ – регистр РОН» (и наоборот).

Напоминание. Первые УЭЦВМ (1945-1955 гг.) имели не АЛУ (арифметико-логическое устройство), а только часть его – сумматор кодов чисел, т.е. выполнялись только «вычислительные» (дающие число (результат) на выходе и имеющие числа (операнды) на входе). И лишь с появлением транзисторов и особенно интегральных технологий производства ИМС (интегральных микросхем) за счет добавления к сумматору (на вентилях) схем (на вентилях) удалось расширить набор операций: кроме арифметических (+,–) добавились логические (НЕ, И, ИЛИ, mod2). Поскольку в АЛУ вычитателя нет (только сумматор), то обработка отрицательных чисел (на сумматоре) производится в одном из инверсных кодов: обратном или дополнительном. В УЭЦВМ (например, в ПК) используется дополнительный код для чисел, подаваемых на АЛУ (сумматор) со знаком минус. Многоразрядный сумматор строится на одноразрядных сумматорах на три входа (ОС-3). Спроектируем ОС-3.

Этап 1. Идея. Спроектируем структуру (функциональную схему) ОС-3.

Этап 2. ТЗ. Рассмотрим модель сложения двух четырехбитных чисел и

Напоминание. Двоичная система (как и десятичная) – позиционная: вес (цена) цифры зависит от позиции в разрядной сетке числа.

Как видно из арифметической модели сложения в каждом i-м разряде надо складывать разрядные цифры слагаемых и разрядный перенос из предыдущего младшего разряда, т.е. имеем три входа в сумматоре. На выходе надо иметь выход суммы и выход переносов в следующий старший разряд. Т.о., множество входных сигналов , множество выходных сигналов .

Этап 3. Таблица истинности ОС-3.

Можно построить таблицу истинности двух функций и (исходя из здравого смысла).

№ набора

Этап 4. Найдем СДНФ для и .

Этап 5. Выражения для не минимизируются (произведения не склеиваются), покажем это с помощью карт Карно (на три переменных).

	Для	Для
Единицы не симметричны, не склеиваются, МДНФ=СДНФ	МДНФ

Этап 6. Структура ОС-3 (функциональная схема)

Многоразрядные параллельные сумматоры строятся из ОС-3 по числу разрядов. Например, 4-хбитный сумматор имеет структуру:

Такой сумматор называется «параллельный сумматор с последовательным переносом».

При разрыве цепей переноса выполняются поразрядно логические операции. В УГО АЛУ обозначение разрядной суммы заменено на (функция), так как в АЛУ выполняются не только арифметические операции, но и логические, и пересылочные.

2. ДШ – дешифратор (в электронике, а в быту – кодовый замок).

Выполняет операцию преобразования кода-шифра (на входе) в возбуждение (т.е. установку в единичное состояние) линии (на выходе), соответствующей входному коду. Если на входе n-бит (разрядов двоичного кода-шифра, то возможно на выходе возбудить (адресовать) линий.

Например, если в ЦП (центральном процессоре) ПК (персонального компьютера) шина адреса имеет 32 линии (32-битный адрес), то ЦП может обратиться к Гбайт (т.к. минимально адресуемая единица в памяти ПК восемь бит, т.е. один байт).

В контрольной работе по «Матлогике» осваивается разработка комбинационного устройства типа «Кодовый замок» с помощью логик Аристотеля, Буля (с операциями НЕ, И, ИЛИ) и Шеффера (с операциями И-НЕ).

3. ШФ – шифратор, выполняет операцию, обратную операции ДШ, т.е. для возбужденной линии (на входе) формирует двоичный (или другой) код (на выходе).

Например, ткнув пальцем в любую строчку списка группы, вы определите фамилию, а пойдете влево по этой строке, определите номер (т.е. десятичный код) этой строки (фамилии) (выполнится операция шифрации). А если сначала ткнуть в колонке с номерами на любой номер (код) и пойти вправо, получим фамилию, соответствующую этому номеру (выполнится операция дешифрации).