 |
Микроархитектурный уровень
|
|
|
|
Микроархитектурный уровень реализуется совокупностью логических схем, которые образуются простейшими комбинациями вентилей. Основой всей схемотехники этого уровня является простейшая ячейка памяти – триггер.
Триггер – электронная схема, обладающая двумя устойчивыми состояниями. Переход из одного устойчивого состояния в другое происходит скачкообразно под воздействием управляющих сигналов. При этом также скачкообразно изменяется уровень напряжения на выходе триггера. Триггеры служат основой для построения регистров, счетчиков и других элементов, обладающих функцией хранения.
Главной частью любого триггера является запоминающая ячейка (ЗЯ). Схема запоминающей ячейки на элементах "И-НЕ" представлена на рисунке.
Запоминающая ячейка на элементах "И-НЕ"
Входной сигнал S (Set) служит для установки ЗЯ в состояние "1" (Q=1, Q=0). Сигнал R (Reset) устанавливает ЗЯ в состояние "0" (Q=0, Q=1). Активными значениями для них являются сигналы низкого уровня. Пусть на входы ЗЯ поданы сигналы: S=0, R=1. Тогда при любом исходном состоянии ЗЯ на выходе элемента 1 установится высокий уровень напряжения. Так как на входы элемента 2 поступают значения Q и R, то на его выходе будет сигнал низкого уровня. Таким образом, ЗЯ перейдет в состояние "1". Аналогично при S=1, R=0 запоминающая ячейка перейдет в состояние Q=0, Q=1, то есть в "0". Если S=1, R=1, то состояние ЗЯ будет определяться ее предыдущим состоянием. Если ЗЯ находилась в состоянии "1", то сигнал Q=0, поступая на вход элемента 1, подтвердит состояние его выхода Q=1. На входы элемента 2 поступят сигналы только высокого уровня. Поэтому его выход будет находиться в состоянии Q=0, то есть не изменится. Если ЗЯ находилась в состоянии "0", то сигнал Q=0, поступая на вход элемента 2, подтвердит состояние его выхода Q=1. В свою очередь, выход элемента 1 также останется без изменения. Таким образом, эта комбинация входных сигналов соответствует режиму хранения. Если на входы S и R поданы сигналы низкого уровня (S = R = 0), то сигнал на выходах элементов 1 и 2 будет высоким (Q = Q = 1). При переводе ЗЯ в режим хранения (S = R = 1), выходы элементов 1 и 2 могут установиться в произвольное состояние. Поэтому комбинация сигналов S = R = 0 на управляющих входах не используется.
|
|
|
Дешифратор
Дешифратором называется комбинационная схема, имеющая n входов и 2n выходов и преобразующая двоичный код на своих входах в унитарный код на выходах. Унитарным называется двоичный код, содержащий одну и только одну единицу, например 00100000. Условно-графическое обозначение дешифратора на три входа приведено на рисунке.
Условно-графическое обозначение трехвходового дешифратора
Номер разряда, в котором устанавливается "1" на выходе дешифратора, определяется кодом на его входах. Ниже приведена таблица истинности трехвходового дешифратора
| Таблица 1.1. | ||||||||||
| Входы | Выходы | |||||||||
Реализация дешифратора в одноэлементном базисе "Штрих Шеффера" достаточно проста, так как таблица истинности для любого выхода имеет только одну единицу. На рисунке редставлена схема формирования сигнала на одном из выходов дешифратора (сигнал f5 на выходе 5):
|
|
|
Схема формирования сигнала на выходе 5 трехвходового дешифратора
Из представленной схемы видно, что фактически логику преобразования выполняет лишь элемент 2, в то время как элемент 1 служит для получения инверсии сигнала x1, а элемент 3 преобразует полученное на элементе 2 инверсное значение функции в прямое. Многие элементы хранения, например триггерные схемы, позволяют получать сигнал в парафазном коде, то есть имеют два выхода, на одном из которых сигнал имеет прямое, а на другом – инверсное значение. Это позволяет избавиться от элемента 1 в схеме.
Шифратор
Шифратор – схема, имеющая 2n входов и n выходов, функции которой во многом противоположны функции дешифратора. Эта комбинационная схема в соответствии с унитарным кодом на своих входах формирует позиционный код на выходе.
Условно-графическое обозначение шифратора на 4 входа
| Таблица 1.2. | |||||
| Входы | Выходы | ||||
| х | |||||
| x | х | ||||
| х | x | х |
Счетчиком называется электронная схема, предназначенная для подсчета числа сигналов, поступающих на его счетный вход. Счетчики используются в устройстве управления компьютера при построении распределителей импульсов и организации циклов, в счетчиках команд для формирования адреса выполняемой команды при естественном порядке выполнения и в некоторых других устройствах ЭВМ. Также счетчики широко применяются в качестве самостоятельных узлов в различных системах цифровой автоматики. Суть работы счетчика заключается в изменении на единицу зафиксированного в нем значения с приходом каждого счетного сигнала. Счетчики принято подразделять на суммирующие, вычитающие и реверсивные. Суммирующие счетчики увеличивают свое значение, вычитающие – уменьшают, а реверсивные могут работать как на прибавление, так и на вычитание в зависимости от сигналов управления. Параметром, определяющим информационную емкость счетчика, является модуль пересчета, равный числу внутренних состояний. Это значение проставляется на УГО после аббревиатуры CT.
Пример асинхронного трехразрядного двоичного суммирующего счетчика приведен на рисунке, а его условно-графическое обозначение – на следующем рисунке. Для построения этого счетчика использованы JK-триггеры с динамической синхронизацией по спаду синхросигнала. Каждый JK-триггер в счетчике включен в режим инвертирования своего состояния при переключении синхросигнала с высокого уровня на низкий. Идеализированная временная диаграмма работы этого счетчика показана на рисунке.
|
|
|
Схема асинхронного трехразрядного счетчика
Условно-графическое обозначение трехразрядного суммирующего счетчика
Временная диаграмма работы счетчика
Регистр – внутреннее запоминающее устройство процессора или внешнего устройства, предназначенное для временного хранения обрабатываемой или управляющей информации. Регистры представляют собой совокупность триггеров, количество которых равняется разрядности регистра, и вспомогательных схем, обеспечивающих выполнение некоторых элементарных операций. Набор этих операций, в зависимости от функционального назначения регистра, может включать в себя одновременную установку всех разрядов регистра в "0", параллельную или последовательную загрузку регистра, сдвиг содержимого регистра влево или вправо на требуемое число разрядов, управляемую выдачу информации из регистра (обычно используется при работе нескольких схем на общую шину данных) и т.д.
Регистры хранения используются для приема, хранения и выдачи многоразрядного кода. Они представляют собой совокупность одноступенчатых триггеров (как правило, D-типа) с общим входом синхронизации. Иногда в регистре имеется также и общий вход асинхронной установки всех триггеров в "0". Схема четырехразрядного регистра хранения приведена на рисунке, а его условно-графическое обозначение – на следующем рисунке..
Структура четырехразрядного регистра хранения с асинхронным входом установки в "0"
Условно-графическое обозначение четырехразрядного регистра хранения с асинхронным входом установки в "0"
Регистр сдвига
Регистр сдвига – регистр, обеспечивающий помимо хранения информации, сдвиг влево или вправо всех разрядов одновременно на одинаковое число позиций. При этом выдвигаемые за пределы регистра разряды теряются, а в освобождающиеся разряды заносится информация, поступающая по отдельному внешнему входу регистра сдвига. Обычно эти регистры обеспечивают сдвиг кода на одну позицию влево или вправо. Но существуют и универсальные регистры сдвига, которые выполняют сдвиг как влево, так и вправо в зависимости от значения сигнала на специальном управляющем входе или при подаче синхросигналов на разные входы регистра. Регистр сдвига может быть спроектирован и таким образом, чтобы выполнять сдвиг одновременно не на одну, а на несколько позиций.
|
|
|
Регистры сдвига строятся на двухступенчатых триггерах. Схема четырехразрядного регистра, выполняющего сдвиг на один разряд от разряда 0 к разряду 3, показана на рисунке, а его условно-графическое обозначение – на рисунке ниже. Ввод информации в данный регистр – последовательный через внешний вход D0. Регистр имеет вход асинхронной установки всех разрядов в "0". Для наглядности каждый двухступечатый регистр представлен двумя одноступенчатыми с соответствующей организацией синхронизации первой и второй ступеней. Пунктиром обозначен реальный двухступенчатый триггер.
Структура регистра сдвига
Условно-графическое обозначение четырехразрядного регистра сдвига с асинхронным входом установки в "0"
Идеализированная временная диаграмма работы регистра сдвига, структура которого представлена на рисунке. Предполагаем, что начальное состояние регистра следующее: Q0=0, Q1=1, Q2=1, Q3=0.
Временная диаграмма работы регистра сдвига
Работа регистра сдвига в каждом периоде сигнала синхронизации разбивается на две фазы: при высоком и при низком значении синхросигнала:
1. При высоком уровне синхросигнала проводится запись значения выхода (i – 1)-го разряда регистра в первую ступень i-го разряда. Вторая ступень каждого разряда сохраняет свое прежнее значение. В этой фазе состояние первой ступени i-го триггера повторяет состояние второй ступени (i – 1)-го триггера. Вторые ступени каждого триггера, а следовательно, и выходы регистра в целом, остаются неизменными.
2. При низком уровне синхросигнала значение, записанное в первой ступени каждого триггера, перезаписывается в его вторую ступень. Запись в первую ступень триггера запрещена. В этой фазе состояния первой и второй ступеней каждого триггера становятся одинаковыми.
Поступление сигнала R = 0 вне зависимости от значения сигнала на входе синхронизации С и сигнала на входе D0 устанавливает все разряды регистра в нулевое состояние.
|
|
|
Конечно, эти схемы далеко не исчерпывают все возможные комбинации, которые лежат в основе схемотехники ЭВМ, но это уже другой курс.
Далее мы рассмотрим отрывок из курса «Основы сетей передачи данных», который нам необходим для анализа продвижения данных в компьютере.
Методы передачи данных
Главным требованием предъявляемым к коммуникационным системам является обеспечение передачи данных пользователям и получение доступа к разделяемым ресурсам с гарантированным значением качества сервиса, надежности, производительности, защищенности и масштабируемости. Это требование обеспечивается целым комплексом мер и методов, среди которых первое место занимают:
· собственно методы передачи данных (параллельная, последовательная и т.д.);
· кодирование и модуляция данных;
· взаимная синхронизация передатчика и приемника;
· выбор режима передачи данных – синхронная или асинхронная;
· выбор методов уплотнения каналов связи – коммутация и мультиплексирование;
· выбор среды передачи данных с требуемым значением пропускной способности.
В общем случае, всякая коммуникация осуществляется при участии трех основных субъектов:
· отправитель (sender), источник данных;
· среда (medium) – это не только электрическая, оптическая или радиолиния связи, но и сам механизм коммуникации;
· получатель (receiver), приемник.
Отправитель и получатель осуществляют либо последовательную, либо параллельную передачу данных.
Параллельная передача данных
Data communications - осуществляется по трем каналам связи:
· сигналы синхронизации, тактовые импульсы и т.д., служащие не только для настройки приемных и передающих трактов коммуникации, но и для, собственно, безошибочного приема и распознавания электрических сигналов в виде данных;
· данные, чаще говорят – доступные данные (data available) – собственно данные (информация), которую следует передать;
· шина управления, контроля, обратной связи (data has been used/Not ready) - служит для информирования отправителя о получении данных и готовности получателя к приему следующей порции.
Основное преимущество – высокая скорость передачи данных, недостаток – стоимость и малые расстояния.
|
|
|
