Главная | Обратная связь | Поможем написать вашу работу!

Перемножающие устройства на основе сумматоров

На рис. 22.11 показана схема для перемножения двух двоичных чисел: четырехразрядного A = A4A3A2A1 и трехразрядного B = B3B2B1.

Семиразрядное произведение формируется за счет параллельного умножения множимого на каждый разряд множителя логическими элементами 2И и сложения промежуточных произведений со сдвигом на один разряд - сумматором. При этом выполняются следующие условия: М2 = А2В1 + А1В2, аналогично образуются результаты Mi: путем суммирования частичных произведений, расположенных в одном столбце.

Здесь M – бит переноса из предыдущего разряда. Применение ЛЭ «И» для выполнения арифметической операции умножения в данном случае закономерно, поскольку в рамках одного разряда и арифметическое, и логическое умножение подчиняется общим правилам. Цифры в скобках у микросхем относятся к примеру перемножения двух чисел, A = 1101₂ и B = 110₂. Последовательность действий такова:

Перемножающее устройство построено секционно. На основе первого сумматора осуществляется умножение числа A на первые два разряда числа B.

После этого полученный результат суммируется с результатами перемножения числа A на B. Второй сумматор дает конечный результат:

Рис. 22.11. Умножитель

ИМС двоичного умножителя 555ИП8 представлена на рис. 22.12. Назначение выводов ИС: X, Y – входы сомножителей, причем X0, Y0 – входы переноса, L – вход загрузки выхода, F – выход произведения, С4 – выход переноса.

Рис. 22.12. Умножитель К555ИП8

На выходе умножителя содержатся пять асинхронных D -триггеров, загрузка которых осуществляется по сигналу на входе L. При L = 1 результат умножения передается на выход и фиксируется при L = 0.

ГЛАВА 23

ТРИГГЕРЫ

23.1. RS -триггеры

Триггером называют логическую схему с положительной обратной связью, имеющую два устойчивых состояния – единичное и нулевое, которые обозначаются соответственно 1 и 0 (рис.23.1, а). В основе любого триггера находится кольцо из двух инверторов (рис. 23.1, б, в). Триггер является элементом памяти последовательностных логических устройств, на схемах он обозначается буквой Т.

При подаче питания в результате переходных процессов произвольно один из инверторов устанавливается в единичное состояние, а другой – в нулевое. В дальнейшем состояние логических элементов (ЛЭ) сохраняется, так как сигнал с выхода одного ЛЭ поддерживает состояние другого ЛЭ. Общепринято такую схему называть элементом памяти или защелкой.

Входы триггера разделяют на информационные и управляющие (вспомогательные). Это разделение в значительной степени условно.

Информационные входы используются для управления состоянием триггера. Управляющие входы обычно используются для предварительной установки триггера в некоторое состояние и для синхронизации. Как правило, триггеры имеют 2 выхода: прямой и инверсный.

Рис. 23.1. Структурная схема триггера

Триггеры классифицируют по способу приема информации, принципу построения и функциональным возможностям.

По способу приема информации различают асинхронные и синхронные триггеры. Асинхронный триггер изменяет свое состояние непосредственно в момент появления соответствующего информационного сигнала.

Синхронные триггеры реагируют на информационные сигналы только при наличии соответствующего сигнала на так называемом входе синхронизации С (от англ. clock). Этот вход также обозначают терминами «строб», «такт».

Синхронные триггеры в свою очередь подразделяют на триггеры со статическим (статические) и динамическим (динамические) управлением по входу синхронизации С.

Статические триггеры воспринимают информационные сигналы при подаче на вход С логической единицы (прямой вход) или логического нуля (инверсный вход).

Динамические триггеры воспринимают информационные сигналы при изменении (перепаде) сигнала на входе С от 0 к 1 (прямой динамический С -вход) или от 1 к 0 (инверсный динамический С -вход).

По способу построения различают одно- и двухступенчатые триггеры. В одноступенчатом триггере имеется одна ступень запоминания информации, а в двухступенчатом – две такие ступени. Вначале информация записывается в первую ступень, а затем переписывается во вторую и появляется на выходе. Двухступенчатый триггер обозначают ТТ.

По функциональным возможностям триггеры разделяют на следующие классы:

- с раздельной установкой состояния 0 и 1 (RS -триггеры);

- универсальные (JK -триггеры);

- с приемом информации по одному входу D (D -триггеры, или триггеры задержки);

- со счетным входом Т (Т -триггеры).

Входы триггеров обычно обозначают следующим образом:

- S – вход для установки в состояние «1»;

- R – вход для установки в состояние «0»;

- J – вход для установки в состояние «1» в универсальном триггере;

- К – вход для установки в состояние «0» в универсальном триггере;

- Т – счетный (общий) вход;

- D – вход для установки в состояние «1» или в состояние «0»;

- V – дополнительный управляющий вход для разрешения приема информации (иногда используют букву Е вместо V).

Рассмотрим некоторые типы триггеров и их реализацию на логических элементах.

Условное графическое обозначение асинхронного RS -триггера и таблица его переходов приведены на рис. 23.2.

Рис. 23.2. RS -триггер

Триггер имеет два информационных входа: S (от англ. set) и R (от англ. reset). Закон функционирования триггеров удобно описывать таблицей переходов, которую иногда также называют таблицей истинности (рис. 23.2). Через S_t, R_t, Q_t обозначены соответствующие логические сигналы, имеющие место в некоторый момент времени t, а через Q_t+1 выходной сигнал в следующий момент времени t+1.

Комбинацию входных сигналов S_t = 1, R_t = 1 часто называют запрещенной, так как после нее триггер оказывается в состоянии (1 или 0), предсказать которое заранее невозможно. Подобных ситуаций нужно избегать.

Рассматриваемый триггер может быть реализован на двух элементах ИЛИ-НЕ (рис. 23.3,а) или И-НЕ (рис.23.3,б).

Эти схемы функционируют в полном соответствии приведенной выше таблицей переходов, которая на рис. 23.2 приведена в сокращенном виде. Полная таблица истинности (таблица переходов) RS -триггера на элементах ИЛИ-НЕ имеет следующий вид (рис. 23.4).

а) б)

Рис. 23.3. RS -триггер на элементах ИЛИ-НЕ (а) и И-НЕ (б)

Рис. 23.4. Таблица истинности RS -триггера на элементах ИЛИ-НЕ

В асинхронном RS -триггере на элементах И-НЕ переключение производится логическим «0», подаваемым на вход R или S, т. е. реализуется обратная рассмотренной ранее таблице переходов (рис. 23.4). Запрещенная комбинация соответствует логическим «0» на обоих входах.

Микросхема К564ТР2 содержит 4 асинхронных RS -триггера и один управляющий вход (рис. 23.5). При подаче на вход V низкого уровня выходы триггеров отключаются от выводов микросхем и переходят в третье (высокоимпедансное) состояние. При подаче на вход V логического сигнала «1» триггеры работают в соответствии с вышеприведенной таблицей переходов.

Рис. 23.5. RS -триггер К564ТР2

Рассмотрим синхронный RS -триггер (рис. 23.6). Если на входе С – логический «0», то и на выходе верхнего входного элемента «И-НЕ», и на выходе нижнего будет логическая «1». А это, как отмечалось выше, обеспечивает хранение информации. Таким образом, если на входе С – логический «0», то воздействие на входы R, S не приводит к изменению состояния триггера. Если же на вход синхронизации С подана логическая единица, то схема реагирует на входные сигналы так же, как и рассмотренная ранее.

В рассмотренных выше RS -триггерах с обратными связями возможны неопределенности, обусловленные одновременным изменением информации на прямом и инверсном выходах, связанных с R и S входами. Для устранения этого эффекта применяются двухступенчатые триггеры.

При использовании двухступенчатого RS -триггера (рис.23.7) допускается соединение его входов и выходов. Двухступенчатый триггер состоит из двух синхронных RS -триггеров и дополнительного элемента НЕ. При подаче входных управляющих сигналов и синхросигнала (рис.23.8) производится запись информации в первый триггер (момент t₁ _).При этом второй триггер не изменяет своего состояния, так как на его синхровход с инвертора подается логический ноль. Только по окончании записи в первый триггер при изменении синхросигнала с единицы на ноль производится запись во второй триггер двухступенчатой системы (t₂).

Рис. 23.6. Синхронный RS -триггер

Рис. 23.7. Структурная схема двухступенчатого триггера

Рис. 23.8. Временная диаграмма работы двухступенчатого триггера

Таким образом, двухступенчатый триггер переключается по заднему фронту синхронизирующего импульса. Такая синхронизация называется динамической. Наличие динамической синхронизации отмечено наклонной чертой. Использование в триггере двух ступеней обозначается двумя буквами ТТ.

Рассмотрим в качестве примера RS -триггер типа 136ТР1 – синхронный триггер. Триггер имеет сложные входы R и S, вызывающие изменение состояния триггера при действии фронта синхроимпульса (перепадом с 0 на 1). Информационные входы R и S имеют входную логику "3И" (рис. 23.9).

Входы R и S (выводы 2 и 13) – установочные входы (установки 1 и 0 соответственно) действуют независимо, подан синхроимпульс или нет.

Рис. 23.9. Синхронный RS -триггер К136ТР1: а – УГО, б – таблица истинности

В таблице (рис. 23.10, б) приняты следующие обозначения:

- любое состояние S, R -сигналов на выводах 2, 13 ИМС;

– произведение сигналов на выводах 9, 10, 11 ИМС;

– произведение сигналов на выводах 3, 4, 5 ИМС.

23.2. JK -триггеры

JK -триггер (от англ. jump и keep), отличается от рассмотренного RS -триггера тем, что появление на обоих информационных входах (J и K) логических единиц (для прямых входов) приводит к изменению состояния триггера. Такая комбинация сигналов для JK -триггера не является запрещенной.

В остальном JK -триггер подобен RS -триггеру, причем роль входа S играет вход J, а роль входа R – вход К. JK -триггеры реализуются в виде в виде двухтактных триггеров (т. е. JK -триггеры являются синхронными).

На рис. 23.10 приведено условное графическое обозначение двухступенчатого JK -триггера.

Рис. 23.10. JK -триггер

Полная таблица истинности JK -триггера аналогична таблице истинности RS -триггера, но не имеет неопределенных состояний (рис. 23.11). Данная таблица справедлива при активизации входа синхронизации.

Рис. 12.11. Таблица истинности JK-триггера

Для динамических триггеров характерно блокирование информационных входов в тот момент, когда полученная информация передается на выход.

Нужно отметить, что в отношении реакции на входные сигналы динамический триггер, срабатывающий при изменении сигнала на входе С от 1 к 0, подобен рассмотренному двухступенчатому триггеру, хотя они отличаются внутренним устройством.

Для прямого динамического С -входа используют обозначения, приведенные на рис. 14.2 (срабатывание триггера по переднему фронту), а для инверсного динамического С -входа используют обозначения, приведенные на рис. 14.2, б (срабатывание триггера по заднему фронту).

Для примера рассмотрим микросхему К555ТВ9 (рис. 23.12), которая представляет собой два JK -триггера с динамическим управлением по входу синхронизации, имеющие инверсные входы асинхронной установки R и S.

Рис. 23.12. ИМС К555ТВ9

При подаче логического 0 на вход S и логической 1 на вход R триггер устанавливается в единичное состояние (Q = 1). При подаче на вход S логической 1, а на вход R логического 0 триггер устанавливается в нулевое состояние (Q = 0). При S = R = 1 триггер работает как синхронный JK -триггер, причем срабатывает он при изменении сигнала на входе синхронизации С от 1 к 0.

JK -триггер является универсальным триггером. Универсальность JK -триггера заключается в возможности реализации на его основе RS, T и D -триггеров. Преобразование JK -триггера в RS, T, D -триггеры показано на рис. 23.13. Подача уровня логической единицы "1" осуществляется либо подключением резистора (порядка 1кОм), соединенного с +5 В, либо к выходу свободного элемента И-НЕ, один вход которого подключается к корпусу.

Рис. 23.13. Реализация на основе JK других типов триггеров: а) асинхронный RS -триггер, б) асинхронный Т -триггер, в) синхронный Т -триггер, г) D -триггер

23.3. D -триггеры

D -триггер (от англ. delay) запоминает входную информацию при поступлении синхроимпульса. Рассуждая чисто теоретически, D -триггер можно образовать из любых RS - или JK -триггеров, если на их входы одновременно подавать взаимно инверсные сигналы.

Хранение информации в D -триггерах обеспечивается за счет синхронизации, поэтому все реальные D -триггеры имеют два входа: информационный D и синхронизации С (рис. 23.14). В этом триггере сигнал на входе по сигналу синхронизации записывается и передается на выход.

Рис. 23.14. D -триггер

Так как информация на выходе остается неизменной до прихода очередного импульса синхронизации, D -триггер называют также триггером с запоминанием информации или триггером-защелкой.

Условное графическое обозначение D -триггера показано на рис. 23.15.

Рис. 23.15. Условное графическое обозначение D -триггера

D -триггер также может быть снабжен дополнительными входами асинхронной установки. Так, микросхема К561ТМ2 (рис. 23.16) представляет собой два триггера с динамическим управлением по входам синхронизации, имеющие входы асинхронной установки R и S.

Рис. 23.16. ИМС К155ТМ2

При подаче на вход S логической 0 и на вход R – логической 1 триггер устанавливается в единичное состояние (Q = 1). При подаче на вход S логической 1 и на вход R – логического 0 триггер устанавливается в нулевое состояние. При S = R = 1 триггер работает как D -триггер, повторяя на выходе Q сигнал на входе D при воздействии положительного фронта на входе синхронизации.

23.4. Т -триггеры

Т -триггер изменяет свое логическое состояние на противоположное по каждому активному сигналу на информационном входе Т. Т -триггер часто называют счетным триггером. Условное графическое обозначение двухступенчатого Т -триггера приведено на рис. 23.17.

Т -триггер может строиться как на JK, так и на D -триггерах. Согласно таблице истинности JK -триггера (рис. 23.11) JK -триггер переходит в инверсное состояние каждый раз при одновременной подаче на входы J и K логической 1. Это свойство позволяет создать на базе JK -триггера Т -триггер, объединяя входы J и К. Реализация Т -триггера с помощью JK -триггера показана на рис. 23.13, б, в.

Рис. 23.17. Двухступенчатый Т -триггер

Наличие в D -триггере динамического С входа позволяет получить на его основе T -триггер (рис. 23.18).

Рис. 23.18. Т -триггер на основе D -триггера

При этом вход D соединяется с инверсным выходом, а на вход С подаются счетные импульсы. В результате триггер при каждом счетном импульсе запоминает значение , то есть будет переключаться в противоположное состояние.

Работа триггера осуществляется следующим образом (D -триггер ТМ2): хранение информации осуществляется при подаче на вход С как логического 0, так и логической 1. На выход передается и запоминается на период повторения синхроимпульсов информация, имеющаяся на входе D перед фронтом импульса на входе С. Изменение информации на выходе может происходить только во время действия фронта импульса на входе С.

ГЛАВА 24

СЧЕТЧИКИ ИМПУЛЬСОВ

Счетчик – такое устройство, на выходах которого получается двоичный (двоично-десятичный) код, определяемый числом поступивших импульсов. Счетчики строятся на Т -триггерах.

Основной параметр счетчика – модуль счета – максимальное число единичных сигналов, которое может быть сосчитано счетчиком. Счетчики обозначают через СТ (от англ. counter).

Счетчики классифицируют:

1. По модулю счета:

- двоично-десятичные;

- двоичные;

- с произвольным постоянным модулем счета;

- с переменным модулем счета;

2. По направлению счета:

- суммирующие;

- вычитающие;

- реверсивные;

3. По способу формирования внутренних связей:

- с последовательным переносом;

- с параллельным переносом;

- с комбинированным переносом;

- кольцевые.

В суммирующем счетчике состояние счетчика (двоичный код на его выходах) с каждым импульсом увеличивается на единицу. Принцип построения и таблица истинности суммирующего счетчика приведены на рис. 24.1.

Рис. 24.1. Суммирующий счетчик

Рис. 24.2. Временные диаграммы счетчика

Временные диаграммы, иллюстрирующие работу счетчика, приведены на рис. 24.2. Через К _СЧобозначен модуль счета (коэффициент счета импульсов). Состояние левого триггера соответствует младшему разряду двоичного числа, а правого – старшему разряду. В исходном состоянии на всех триггерах установлены логические нули. Каждый триггер меняет свое состояние лишь в тот момент, когда на него действует отрицательный перепад напряжения. Таким образом, данный счетчик реализует суммирование входных импульсов. Из временных диаграмм видно, что частота каждого последующего импульса в два раза меньше, чем предыдущая, т. е. каждый триггер делит частоту входного сигнала на два, что и используется в делителях частоты.

В вычитающем счетчике состояние счетчика (двоичный код на его выходах) с каждым импульсом уменьшается на единицу. Принцип построения и таблица истинности вычитающего счетчика приведены на рис. 24.3. В чистом виде Т -триггеров в интегральном исполнении нет. Т -триггеры получаются путем преобразования D и JK -триггеров.

Рис. 24.3. Вычитающий счетчик

Как следует из таблиц на рис. 24.1 и 24.3, трехразрядный счетчик однозначно отображает число поступивших импульсов К =8.

Если количество триггеров в счетчике ограничено и равно n, а число поступающих импульсов не ограничено, то двоичный код, формируемый на выходах суммирующего счетчика, будет меняться от минимального значения (0) до максимального (2 ⁿ – 1), повторяясь периодически через 2 ⁿ импульсов.

При использовании вычитающего счетчика его состояние в пределах цикла будет уменьшаться от (2 ⁿ –1) до нуля. Для однозначного фиксирования числа поступивших импульсов количество триггеров в счетчике должно быть равно:

, (24.1)

где – количество триггеров в счетчике, – максимальное число импульсов, поступающих на вход счетчика.

⇐ Предыдущая 66 67 68 69 707172 73 74 75 Следующая ⇒