 |
Этап 3. Кодирование множеств
|
|
|
|
Руководство для разработки цифрового устройства типа «комбинационная схема»
Раздел 1. Назначение, адрес темы разработки, указания к выполнению.
Раздел 2. Полный перечень этапов разработки цифрового устройства комбинационного типа.
Раздел 3. Пример выполнения разработки.
Раздел 4. Перечень комбинационных узлов и узлов-автоматов, используемых в любых цифровых устройствах.
Раздел 5. Принятые сокращения и обозначения.
В данном руководстве показывается, как, используя логику умозаключений (логику Аристотеля), логику проектирования цифровых устройств (логику Буля) и логику реализации цифровых устройств (логику Шеффера), реализовать однотактный алгоритм решения поставленной задачи жестким (по логическим уравнениям на вентилях) способом. Материал рассчитан не на учителей и преподавателей, а на будущих работников технических производств. Поэтому пример сопровождается подробными пояснениями.
Оглавление
Оглавление. 3
Раздел 1. Назначение, адрес темы разработки, указания к выполнению 5
1.1. Назначение. 5
1.2. Адрес темы разработки. 5
1.3. Указания к выполнению.. 5
Раздел 2. Полный перечень этапов разработки цифрового устройства комбинационного типа. 6
Этап 1. Идея. 6
Этап 2. ТЗ. 7
Этап 3. Кодирование множеств. 8
Этап 4. Составление таблицы истинности. 8
Этап 5. Преобразование «ТИ → логическая формула (СДНФ или СКНФ)» 8
Этап 6. Устранение избыточности из формулы.. 9
Этап 7. Функциональная схема (структура). 9
Этап 8. Принципиальная схема. 10
Этап 9. Спецификация. 10
Этап 10. Таблица электрических соединений. 10
Этап 11. Разводка соединений. 11
Этап 12. Изготовление печатной платы.. 11
Этап 13. Набивка печатной платы.. 11
|
|
|
Этап 14. Оживление печатной платы.. 11
Этап 15. Тестирование. 11
Этап 16. Оформление документации. 12
Этап 17. Выпуск малой серии. 12
Этап 18. Устранение недостатков. 12
Этап 19. Маркетинг. 12
Этап 20. Большая серия. 12
Раздел 3. Пример выполнения разработки. 13
Этап 1. Идея: разработать (спроектировать алгоритм и реализовать его) кодовый замок с параллельной подачей кода ключа. Задание 1. 15
Этап 2. ТЗ. Определение множеств входных, выходных сигналов и множества шагов алгоритма. Задание 2. 17
Этап 3. Кодирование входных и выходных сигналов. Задание 3. 19
Этап 4. Составление таблицы истинности (ТИ). Задание 4. 22
Этап 5. Получение СДНФ по ТИ. Задание 5. 24
Этап 6. Обоснование невозможности минимизации (избыточности нет). Задание 6. 25
Этап 7. Функциональная схема кодового замка. Задания 7.1 и 7.2. 26
7.1. Проект замка с параллельной подачей кода (шифра) ключа для случая,когда логические операции выполняются на НЗ и НР контактах. 27
7.2. Проект замка с параллельной подачей кода ключа для случая, 31
когда логические операции выполняются на электронных вентилях. 31
Этап 8. Принципиальная схема кодового замка на вентилях серии ИМС КР1533. Задание 8. 35
8.1. Выбор технологии производства ИМС.. 36
8.2. Преобразование МДНФ формы логического уравнения к И-НЕ форме 38
8.3. Построение принципиальной схемы.. 38
Этап 9. Спецификация. Задание 9. 46
Этап 10. Таблица соединений. Задание 10. 47
Этап 11. Разводка электрических соединений на двусторонней печатной плате. Задание 11. 48
Литература. 50
Раздел 4. Перечень комбинационных узлов и узлов-автоматов, используемых в любых цифровых устройствах. 51
Раздел 5. Принятые сокращения и обозначения. 64
5.1. Принятые сокращения. 64
5.2. Принятые обозначения. 69
5.2.1. Обозначение логических операций и переменных. 69
5.2.2. Условные графические обозначения (УГО) компонентов электрических цепей на электрических схемах согласно стандарту ЕСКД. 72
|
|
|
5.2.3. Временные характеристики сигналов в электрических цепях, их графическое представление и обозначение. 75
5.2.4. Обозначения в числовых операциях. 77
5.2.5. Обозначения буквенно-цифровые в электрических схемах. 78
Литература. 81
Раздел 1. Назначение, адрес темы разработки, указания к выполнению.
Назначение - для интересующихся алгоритмами цифровой обработки информации.
1.2. Адрес темы разработки:
Алгоритмы,
Цифровая обработка информации,
Первая часть «Математической логики» – исчисление высказываний,
Тема – жесткая реализация алгоритма (по логическим уравнениям на вентилях),
Конкретно – применение логики Аристотеля, логики Буля и логики Шеффера для разработки цифровых узлов комбинационного типа (узлов без битовой памяти с однотактным алгоритмом).
Указания к выполнению
1. Разработка выполняется по примеру, изложенному в разделе №3 (этапы с 1-го по 11-й). В конце каждого этапа дается задание, которое необходимо выполнить. Отчет должен содержать 11 этапов. В каждом этапе необходимо указывать название этапа и его выполнение для своего кода-ключа.
2. Полный перечень этапов приведен в разделе № 2.
3. Перечень комбинационных узлов и узлов-автоматов, используемых в устройствах цифровой техники, приведен в разделе № 4.
4. Принятые сокращения и обозначения.
5. Общий порядок разработки цифрового устройства типа «комбинационная схема» (без памяти, подробно в разделах №2 и №3).
· интуитивно (абстрактно) строят таблицу истинности ТИ для сформулированной задачи;
· из ТИ получают логическую Булеву формулу СДНФ, рассматривая ТИ по единичным (истинным) значениям функции;
· пытаются устранить избыточность из СДНФ, т.е. выполняют минимизацию: переход от СДНФ к МДНФ, МДНФ – это алгоритм работы, результат проектирования;
· выбирают технологию ИМС (т.е. конкретные вентили, изготавливаемые промышленностью) для реализации логических операций, заданных формулой МДНФ (переход к технологической базе);
· реализация в виде «железа» (на одном кристалле – заказная ИМС) или на печатной плате на серийных ИМС;
· тестирование и заключение о работоспособности алгоритма.
Далее применение логики показывается на примере разработки цифрового устройства типа «комбинационная схема».
|
|
|
Раздел 2. Полный перечень этапов разработки
цифрового устройства комбинационного типа
Напоминание:
1. Разработка = проектирование (проект)+реализация (проекта)+тест.
2. Все узлы цифровых устройств (ПК, мобильников и т.д.) делятся на две группы (см. раздел 4: перечень комбинационных узлов и узлов с памятью цифровых устройств):
- комбинационные схемы (однотактный алгоритм – выход зависит только от входа, нет битовой памяти, поэтому не запоминается «предистория» входного сигнала);
- автоматы (многотактный алгоритм – выход зависит и от входа и от состояния битовой памяти, в которой хранится «предыстория» входного сигнала; из-за многотактности алгоритма автоматы иногда называют «последовательностными схемами»).
Напоминание: в данном руководстве приводятся этапы разработки комбинационного устройства.
3. Все члены общества вступают между собой в отношения «Заказчик-Исполнитель».
Этап 1. Идея
Идея – что сделать, т.е. какое устройство и с какой целью. Устройство представляется в виде обобщенной структуры, содержащей логику принятия решения (цель достигнута или нет), обрамление логики по входу (для ввода информации) и обрамление логики по выходу (для вывода информации).
Рис. 1. Обобщенная структура устройства
Напоминание: «Идея» возникает у «Заказчика»
Х – множество входных сигналов логики принятия решения
Y – множество выходных сигналов логики принятия решения
А – последовательность операций алгоритма для решения задачи (шагов, тактов, актов логики принятия решения)
Этап 2. ТЗ
ТЗ – техническое задание (постановка задачи для проектирования логики принятия решения). Составляется совместно Заказчиком и Исполнителем, определяются множества входных и выходных сигналов и шагов (тактов, актов) алгоритма. Проектирование логики принятия решения представляем задачей. Задача требует знания трех множеств:
- множества входных сигналов 
- множество выходных сигналов 
- множество состояний (актов) 
, образующих цикл алгоритма, в течение которого из входного сигнала формируется выходной сигнал.
|
|
|
Рис. 2. Компоненты задачи
На этом этапе определяются эти три множества.
Напоминание: комбинационное устройство имеет один такт работы (один рабочий такт – пока подается входной сигнал), поэтому множество состояний А=1. Графически (говорят, в виде «графа») это можно изобразить так:
Этап 3. Кодирование множеств
Кодирование множеств (предлагается Исполнителем) входных и выходных переменных двоичным кодом для получения логических переменных (каждый разряд двоичного кода – логическая переменная, т.к. может принимать только два значения: 0 и 1).
|
|
|
