 |
4.6.6. Вопросы для повторения
|
|
|
|
1. Назовите единицы измерения информационной емкости микросхем памяти.
2. Перечислите отличия оперативной и постоянной памяти.
3. В чём состоит принцип адресной организации памяти?
4. Какой тип триггера используется как базовая ячейка оперативной памяти?
5. ПРИНЦИПЫ ОРГАНИЗАЦИИ МИКРОПРОЦЕССОРОВ
5. 1. Основные функциональные узлы центрального процессора
Структура МП и набор входящих в него функциональных узлов существенно зависит от формата выполняемых им команд.
Формат команд первых ЭВМ имел пять полей:
Рис. 43. Формат команды ЭВМ с четырьмя адресными полями
Простейшая структура процессора, выполняющего команды указанного формата, изображена на рис. 44.
Рис. 44. Структура процессора, выполняющего команды с четырьмя адресными
полями
содержит: Устройство управления (УУ), арифметико-логическое устройство (АЛУ), регистр для размещения исполняемой команды (регистр команд), регистр для размещения одного из операндов или результата операции (аккумулятор) и вентили Yn, открываемые одноимённым управляющим сигналом уровня логической единицы.
Рассмотрим работу процессора после загрузки в регистр команд команды 1 из памяти. (Пусть команда 1 – команда вычитания).
Поле кода операции дешифрируется УУ и оно переходит в режим генерации управляющих сигналов Yn:
Такт 1: сигналы y1, y5, y10, y8 обеспечивают пересылку из памяти уменьшаемого, проходящего через АЛУ (y10) и запись в аккумулятор;
Такт 2: сигналы y2, y5, y6, y11 обеспечивают пересылку из памяти вычитаемого и вычитание этого значения (y11) из содержимого аккумулятора;
Такт 3: сигналом y8 разность заносится в аккумулятор;
Такт 4: сигналы y3 и y9 обеспечивают пересылку разности из аккумулятора в ячейку памяти, на которую указывает четвёртое поле команды;
|
|
|
Такт 5: сигналы y4 и y7 обеспечивают чтение в регистр команд следующей команды программы.
Рис. 45. Временная диаграмма работы УУ для команды вычитания
Существенным недостатком рассмотренного процессора является непомерно большая разрядность шины данных, обусловленная необходимостью хранения всех полей команды в одной ячейке памяти. Так, например, при ёмкости памяти в 64К каждое адресное поле будет содержать 16 двоичных разрядов, и для хранения только адресной части команды необходима 64-х разрядная ячейка памяти, а для передачи в процессор – 64-х разрядная шина данных. В связи с этим в современных микропроцессорах число адресных полей уменьшено до одного за счёт усложнения структуры и алгоритмов функционирования процессора.
Соображения для исключения трёх последних адресных полей команды:
1) Если размещать команды программы в памяти друг за другом, то адрес следующей команды будет отличаться от адреса текущей команды на единицу. Добавив в процессор счётчик команд, можно хранить в нём адрес текущей команды и наращивать его содержимое на единицу перед чтением следующей команды. Это позволит исключить из команды поле адреса следующей команды.
2) Содержимое регистра аккумулятора можно по умолчанию использовать, как второй операнд, и результат операции оставлять в аккумуляторе. Это позволит исключить из команды поле адреса второго операнда и поле адреса результата соответственно.
5. 2. Процессор, работающий с одноадресными командами
Формат команды процессора имеет вид:
Рис. 46. Формат команды процессора с одноадресными командами
Структурная схема процессора изображена на рис. 47. Процессор содержит следующие элементы: РА – регистр адреса; СК – счетчик команд; РД – регистр данных; РК – регистр команд; АЛУ - арифметико-логическое устройство; РСост – регистр состояния (флагов); БР – буферный регистр; A – регистр аккумулятор; УУ - устройство управления; ГТИ – генератор тактовых импульсов; Yn – управляющие сигналы; -коммутатор; - элемент задержки.
|
|
|
5. 2. 1. Описание работы
1) Загрузка кода операции и операнда. Подготовка регистров к выполнению команды
В исходном состоянии счётчик команд СК, предназначенный для хранения адреса команды, обнулён, т. е. выполнение программы начинается с команды, расположенной в нулевой ячейке. Наращивание СК на единицу производится сигналом у0, формируемым после выполнения очередной инструкции. Адрес из счётчика команд запоминается для хранения в регистре адреса РА сигналом у1 и поступает на шину адреса ША. В соответствии с выставленным на шине адреса кодом, происходит выборка из памяти команды, предназначенной для выполнения. Эта команда последовательно переносится в регистр данных РД и регистр команд РК по управляющим сигналам у5 и у3 соответственно. Адресная часть, необходимая для выборки из памяти операнда, помещается в регистр адреса РА сигналом у2. Выбор операнда из памяти в регистр данных происходит сигналом у5.
Рис. 47. Структура процессора, работающего с одноадресными командами
Код операции поступает в устройство управления, где происходит его дешифрация.
На этом подготовительная часть, включающая в себя загрузку из памяти инструкции, предназначенной для выполнения, и операнда считается завершенной. Дальнейшая работа процессора происходит в соответствии с загруженной командой. Рассмотрим её на примере операции сложения содержимого аккумулятора с памятью.
2) Выполнение команды
После завершения подготовительной части в регистре данных уже находится операнд, с которым происходит сложение содержимого аккумулятора. Сигналом у7 второй операнд передаётся в АЛУ. Содержимое аккумулятора поступает на нижний вход АЛУ по сигналу у8. Далее по сигналу у10 производится сложение. Результат автоматически передаётся в буферный регистр БР, предназначенный для хранения промежуточных результатов вычислений. По сигналу у9 содержимое этого регистра копируется в аккумулятор.
|
|
|
5. 2. 2. Примеры реализации некоторых команд
|
|
|
