 |
1) Команда пересылки содержимого аккумулятора в ячейку памяти (MOV M ,A)
|
|
|
|
1) Команда пересылки содержимого аккумулятора в ячейку памяти (MOV M, A)
Схема команды: (А→ М)
Таблица 17
| Такт | Управляющие сигналы | Действия |
| y1 | СК → РК | |
| y0 | СК+1→ СК | |
| y5 | (MEM[PA]) → РД | |
| y3 | РД→ РК | |
| y2 | Адр. частьРК→ РА | |
| y6 | А→ РД | |
| y4 | РД→ ( MEM[PA]) |
2) Команды сложения (вычитания) содержимого аккумулятора с операндом в ячейке памяти, адресуемой в команде (ADD M (SUB M))
Схема команды: (А+М→ А (А-М→ А))
Таблица 18
| Такт | Управляющие сигналы | Действия |
| y1 | СК → РК | |
| y0 | СК+1→ СК | |
| y5 | (MEM[PA]) → РД | |
| y3 | РД→ РК | |
| y2 | Адр. частьРК→ РА | |
| y5 | (MEM[PA]) → РД | |
| y10(y11), y7, y8 | А+РД→ БР (А-РД→ БР) | |
| y9 | БР→ А |
3) Команды логического умножения (логического сложения) содержимого аккумулятора с операндом в памяти AND M; OR M;
Схема команды: (А and М→ А (А or М→ А))
Таблица 19
| Такт | Управляющие сигналы | Действия |
| y1 | СК → РК | |
| y0 | СК+1→ СК | |
| y5 | (MEM[PA]) → РД | |
| y3 | РД→ РК | |
| y2 | Адр. частьРК→ РА | |
| y5 | (MEM[PA]) → РД | |
| y12(y13), y7, y8 | А and РД→ БР (А or РД→ БР) | |
| y9 | БР→ А |
4) Команда пересылки содержимого ячейки памяти в аккумулятор (MOV A, M)
Схема команды: (М→ А)
Таблица 20
|
|
|
| Такт | Управляющие сигналы | Действия |
| y1 | СК → РК | |
| y0 | СК+1→ СК | |
| y5 | (MEM[PA]) → РД | |
| y3 | РД→ РК | |
| y2 | Адр. частьРК→ РА | |
| y5 | (MEM[PA]) → РД | |
| y10, y7 | РД→ БР | |
| y9 | БР→ A |
5) Команда безусловного перехода на метку Addr (JMP Addr)
Таблица 21
| Такт | Управляющие сигналы | Действия |
| y1 | СК → РК | |
| y0 | СК+1→ СК | |
| y5 | (MEM[PA]) → РД | |
| y3 | РД→ РК | |
| y14 | Адр. частьРК→ СК |
5. 3. Реализация устройства управления
(управляющий автомат с жёсткой логикой)
В состав схемы (рис. 48) входят регистр кода операции, являющийся частью регистра команд, счётчик тактов, дешифратор тактов и дешифратор кода операции, а также логические схемы образования управляющих функциональных сигналов (логическая матрица).
На счётчик тактов поступают импульсы от ГТИ, и счётчик с каждым импульсом увеличивает своё содержимое на 1. Состояния счётчика представляют собой номера тактов, изменяющиеся от 1 до n. Дешифратор формирует на i -м выходе единичный сигнал при i -м состоянии счётчика тактов, т. е. во время i -го такта.
Дешифратор кода операции вырабатывает единичный сигнал на j -м выходе, если исполняется j -я команда.
Принцип построения логических схем образования управляющих функциональных сигналов поясняет рис. 49.
 |
Рис. 48. Структурная схема автомата
Рис. 49. Формирование сигнала Yk в i -м и n -м тактах выполнения j -й команды
Здесь показан фрагмент схемы, обеспечивающий выработку управляющего сигнала Yk в i -м и n -м тактах выполнения j -й команды.
Недостатком рассмотренной схемы является одинаковое число тактов для каждой команды. Это требует выравнивания числа тактов исполнения команд по наиболее длинной команде, что ведёт к непроизводительным затратам времени. Чтобы устранить этот недостаток, схемы строят с использованием нескольких счётчиков тактов.
|
|
|
5. 4. Пример реализации устройства управления
(для процессора с одноадресными командами)
Пусть требуется реализовать пятиразрядный процессорс одноадресными командами по схеме рис. 47, имеющий формат команды:
Рис. 50. Формат команды пятиразрядного процессора
Процессор должен выполнять следующую последовательность действий:
1) переслать первый операнд из памяти в аккумулятор;
2) сложить содержимое аккумулятора со вторым операндом, выбираемым из памяти;
3) поместить результат из аккумулятора в память.
Для реализации указанных действий воспользуемся командами MOV A, M; ADD M; MOV M, A, описанными выше. Закодируем команды цифрами 2, 1 и 0 соответственно. Учитывая, что процессор стартует с нулевого адреса, изобразим заполнение памяти:
Таблица 22
| Адрес ячейки | Содержимое ячейки | Кодировка содержимого |
| MOV A, M | 10 100 | |
| ADD M | 01 101 | |
| MOV M, A | 00 110 | |
| не используется | ||
| 1-ый операнд (8) | ||
| 2-ой операнд (9) | ||
| результат (17) |
Первые три ячейки занимают команды: первая из них – помещает содержимое ячейки с адресом 4 (100(В)) в аккумулятор; вторая – прибавляет к содержимому аккумулятора содержимое ячейки с адресом 5 (101(В)); третья – сохраняет результат в ячейку ОЗУ с адресом 6(110(В)).
Определим длительность команд в тактах (8, 8, 7). Следовательно, дешифратор тактов имеет 3 -входа, 8 -выходов, а счетчик тактов – трехразрядный.
Так как под кодировку команды отведено два разряда - дешифратор кода команды имеет 2 -входа, 4 -выхода.
Таким образом, матрица, формирующая сигналы управления Yn, имеет 8 строк и 4 столбца.
Матрицу удобно заполнять по столбцам, имея перед собой последовательность формирования управляющих сигналов по тактам, для конкретной команды. На пересечении столбца, соответствующего реализуемой команде, со строками, соответствующими тактам, включаются элементы “2-И”, на выходе которых подписывают управляющие сигналы, соответствующие данному такту. Когда все столбцы сформированы, объединяют одноименные управляющие сигналы из всех точек на элементе “ИЛИ”.
|
|
|
Руководствуясь данным принципом, на рис. 51 составлена схема логической матрицы устройства управления пятиразрядного процессорас одноадресными командами.
Рис. 51. Схема матрицы, формирующей сигналы управления
Приведенная схема упрощена, так как первые четыре такта всех реализуемых команд формируют одинаковые управляющие сигналы.
5. 5. Вопросы для повторения
1. Перечислите регистры микропроцессора. Поясните их назначение.
2. В чем особенность регистра аккумулятора?
3. Каково назначение коммутатора?
4. Каково назначение устройства управления?
5. Поясните принцип работы управляющего автомата с жесткой логикой.
6. Контрольная работа
Цель работы - ознакомление с основными методами представления информации в микропроцессорных системах управления, освоение правил перевода чистовых данных из одной системы счисления в другую, изучение методов повышения надежности передачи информации по линиям связи, изучение методики записи и преобразования логических выражений, анализ таблиц истинности и составление логических схем.
6. 1. Задания к контрольной работе
Контрольная работа включает четыре задания.
|
|
|
