Додаючий та віднімаючий двійкові лічильники з послідовним переносом

Схема та УГП трирозрядного додаючого двійкового лічильника із послідовним переносом зображені на рисунку 3.15. Такий лічильник може реалізовувати послідовністьрахування від 0 до 2³ – 1 = 7. Кожний стан відповідає трирозрядному двійковому числу від 000 до 111. Початковий стан 000 встановлюється подачею імпульсу на вхід R усіх Т -тригерів одночасно.

Рис. 3.15. Трирозрядний двійковий додаючий лічильник

Тригери, з яких складається лічильник, побудовані таким чином, що вони переходять у протилежний стан за умови наявності на вході зміни рівня вхідної напруги з 1 на 0, тобто при проходженні заднього фронту вхідного імпульсу. Принцип роботи лічильника пояснюється часовою діаграмою сигналів на його виходах, поєднаною з таблицею переходів, як показано на рисунку 3.16.

З надходженням першого імпульсу на вхід С тригер ТТ1 переходить у стан 1 (Q₁ = 1). На входах тригерів ТТ2 і ТТ3 не відбувається зміна рівнів вхідної напруги з 1 на 0, ці тригери зберігають свій стан незмінним. У лічильнику записане число 001. З приходом другого імпульсу тригер 1 переходить у стан 0, тригер 2 – у стан 1. Тригер 3 зберігає свій стан незмінним. У лічильнику записане тепер число 010. Тригер 3 перейде до стану 1 лише при надходженні на лічильний вхід четвертого імпульсу.

Рис. 3.16. Часова діаграма роботи трирозрядного додаючого лічильника

До моменту приходу восьмого імпульсу на виходах тригерів Q₁, Q₂, Q₃ буде встановлений рівень 1. По закінченні його дії всі тригери лічильника перейдуть у стан 0. Лічильник тепер готовий рахувати нову імпульсну послідовність з восьми імпульсів.

З рисунка 3.16 видно, що частота проходження імпульсів на виході першого тригера удвічі менша, ніж на вході С, на виході другого тригера – у 4 рази, на виході третього – у 8 разів, тобто кожний тригер лічильника зменшує частоту проходження імпульсів удвічі. Ця властивість лічильників і обумовила можливість їхнього застосування у якості дільників частоти проходження імпульсів на число 2ⁿ, тобто, використовуючи лічильник, можна одержати з однієї імпульсної послідовності декілька синхронізованих послідовностей кратних частот, необхідних, наприклад, для погодженого керування (тактування) вузлами ЕОМ у цілому.

Схема трирозрядного віднімаючого двійкового лічильника, яка подана на рисунку 3.17, відрізняється від розглянутої схеми додаючого лічильника тим, що:

1) сигнал на вхід кожного наступного тригера подається не з прямого, а з інверсного виходу попереднього тригера;

2) замість входу RESET («Встановлення 0») присутній вхід SET («Встановлення 1») для забезпечення початкового стану 111. У такому лічильнику з надходженням кожного імпульсу на вхід С відбувається зменшення записаного числа на 1. Після надходження восьмого імпульсу в лічильнику встановлюється початковий стан 111.

Рис. 3.17. Двійковий трирозрядний віднімаючий лічильник