Демультиплексоры (дешифраторы)

 

Принцип работы этих устройств следующий: демультиплексоры (или дешифраторы, или декодеры – DC) передают логическое состояние одного своего информационного входа V на тот свой выход А_i, номер которого соответствует двоичному коду на управляющих входах B_j. Такой алгоритм функционирования может быть описан следующей системой переключательных функций на примере четырехканального демультиплексора:

(4.17)

 

Условное графическое обозначение в схемах этого элемента на примере четырехканального коммутатора показано на рисунке 4.69, а соответствующая внутренняя структура – на рисунке 4.70.

Рис.4.69. Условное обозначение демультиплексора

 

V – информационный вход;

B – управляющий вход;

R – вход стробирования;

A – выход.

Рис.4.70. Внутренняя структура 4-х канального демультиплексора

Стробирующий вход R (или вход сброса) служит для установки (при R = 1) всех выходов демультиплексора в состояние логической «1», независимо от значения сигналов на остальных входах. Нормальное рабочее значение сигнала на входе V равно логическому «0».

Таблица 4.23.

Таблица состояний для 8-ми канального демультиплексора

B1

B2

B3

R

V

A1

A2

A3

A4

A5

A6

A7

A8

х

х

х

х

 

Демультиплексоры могут работать не только в качестве цифровых коммутаторов одного входного канала на несколько выходов, но и в качестве дешифраторов, управляющих цифровыми индикаторами. В этом случае дешифраторы работают в двоично-десятичном коде или в коде семи-сегментных индикаторов.

Например, дешифратор К155ИД1 имеет, при четырёхразрядном управляющем сигнале, не 16 а 10 выходов; для входных комбинаций чисел от 10 до 15 все выходы отключены. Выходы дешифратора снабжены высоковольтными транзисторами и ограничительными диодами (стабилитронами) внутри микросхемы (рисунок 4.71).

 

Рис.4.71. Демультиплексор в качестве дешифратора

для цифрового индикатора

 

Дешифраторы К514ИД1 и К176ИД2 также оборудованы более высоковольтными выходными транзисторами и, кроме того, внутренней дополнительной логикой для включения только тех сегментов индикатора, которые требуются для высвечивания конкретной цифры, соответствующей входному двоичному коду (рисунок 4. 72).

Рис.4.72. Дешифратор для семисегментного индикатора

 

В серии интегральных микросхем К155 имеется, например, дешифратор К155ИД3, представляющий собой демультиплексор на 16 каналов.

4.7.

4.8.

4.9.

4.10.

Шифраторы

 

Принцип работы данных цифровых устройств следующий: шифраторы или кодеры (CD) передают на свои выходы А_i двоичный код того номера входа B_j на котором имеется единичный логический сигнал.

В семействе шифраторов выделяют приоритетные шифраторы.

Приоритетным называют шифратор, который из нескольких, поданных на информационные входы B_j единичных сигналов, передаёт на свои выходы А_i двоичный код только старшего из них.

Условное графическое обозначение в схемах этого элемента на примере восьмиканального коммутатора показано на рисунке 4.73, а соответствующая внутренняя структура – на рисунке 4.74.

 

Рис.4.73. Условное обозначение шифратора

B – информационные входы;

A – выходы;

R – вход установки в «0» (сброса).

 

Рис.4.74. Внутренняя структура шифратора

 

Таблица 4.24.

Таблица состояний приоритетного шифратора

B8	B7	B6	B5	B4	B3	B2	B1	R	A1	A2	A3
х	х х	х х х	х х х х	х х х х х	х х х х х х	х х х х х х х	х х х х х х х х		D	D	D

 

D – третье состояние (бесконечное сопротивление = обрыв).

Пример промышленно изготовляемых микросхем шифраторов – К501ИВ1П – шифратор 16 каналов в 4, К500ИВ165 – приоритетный кодирующий шифратор.

 

Сумматоры и полусумматоры

Полусумматором называется устройство, в котором производит­ся сложение младших разрядов двоичных чисел. Обозначение сумматора на принципиальных электрических схемах показано на рисунке 4.75.

Рис.4.75. Обозначение сумматора в схемах

 

Логический элемент "Исключающее ИЛИ" в своей таблице сос­тояний полностью реализует операцию логического сложения, за ис­ключением формирования сигнала переноса в следующий (старший) разряд. Этот сигнал может быть сформирован с помощью дополнительного логического элемента "И" (рисунок 4.76).

 

Рис.4.76. Внутренняя логическая схема полусумматора

 

Таблица 4.25.

Таблица состояний полусумматора

A	B	S	P

Для сложения старших разрядов необходимо предусмотреть прием и прибавление сигнала переноса из предыдущего разряда. Такой сум­матор называется полным или просто сумматором (таблица 4.26. и рисунок 4.77).

 

Рис.4.77. Полный сумматор

Таблица 4.26.

Таблица состояний полного сумматора

Рвх	A	B	S	Pвых

 

В серии интегральных микросхем К155 примерами сумматоров являются ИМС: К155ИМ1 – одноразрядный сумматор, К155ИМ2 – двух­разрядный, К155ИМЗ – четырехразрядный сумматор.

 

Цифровые компараторы

На основе полных сумматоров реализуются цифровые компараторы, т. е. ИМС, выполняющие функцию сравнения двух чисел, заданных в цифровом двоичном коде. Алгоритм функционирования цифрового компаратора приводится в разделе 2 конспекта лекций при рассмотрении примеров синтеза цифровых схем на мультиплексорах и демультиплексорах.

Цифровые компараторы выпускаются и в виде готовых интег­ральных микросхем, их буквенное обозначение – СП, например, ИМС К555СП1. Четырехразрядный компаратор в зарубежной серии ИМС SN74 (аналог – серия К155) имеет марку SN7485.

⇐ Предыдущая45678910111213Следующая ⇒

Поделиться:

Воспользуйтесь поиском по сайту: