Программируемые логические матрицы

Построение цифровых и логических схем на ПЗУ выполняется очень просто, наглядно и удобно. Однако, здесь также существуют ограничения на число входных переменных. Так, например, если имеется ПЗУ со структурой 2К х 8, то с его помощью можно реализовать логическую схему, имеющую 11 входных и 8 выходных переменных, и не более. При увеличении числа переменных требуется несколько корпусов ПЗУ.

В то же время довольно часто всего лишь несколько строк таблицы состояний содержат логическую "1", а остальные состоят из логических "0". Значительно экономичнее не запоминать в ПЗУ всю таблицу состояний, а образовывать только требуемые логические функции. Это оправдано в случае, если в таблице состояний обнаруживается какая-либо закономерность (например, повторение одинакового члена в переключательных функциях разных переменных).

Например, требуется реализовать логическую схему, описываемую следующей системой переключательных функций в совершенной нормальной дизъюнктивной форме (СНДФ):

(4.18)

Эту систему легко реализовать, выполняя сначала необходимые конъюнкции, а затем составляя из них требуемые дизъюнкции. При конкретной реализации удобно пользоваться матрицей, в которой все требуемые связи между переменными и элементами "И" осуществляются простым соединением пересекающихся проводников.

Во второй матрице – матрице "ИЛИ" осуществляются соединения проводников между выходными сигналами элементов "И" и входами элементов "ИЛИ".

Таким образом, программируемая логическая матрица (ПЛМ) представляет собой интегральную микросхему, внутри которой содержатся инверторы для каждой входной переменной, матрица проводников для логического элемента "И" и матрица проводников для логического элемента "ИЛИ". Программирование соединений в матрицах "И-ИЛИ" осуществляется наложением металлизированной маски на полупроводниковый кристалл или электрическим способом. Таблица программирования ПЛМ представляет собой укороченную таблицу состояний, в которой в ячейке соответствующего произведения записывают логическую "1", если соответствующий вход ИМС соединяется с элементом "И" без инверсии, и логический "0" в ячейке, если наоборот. Пустая ячейка обозначает, что вход в данном случае не подключается.

Рис.4.85. Устройство матрицы ПЛМ

Таблица 4.27.

Таблица программирования ПЛМ для данного примера

В правой части таблицы, определяющей программирование мат­рицы "ИЛИ", символом V обозначены те произведения, которые должны быть логически просуммированы для получения соответствующей вы­ходной переменной Y.

4.17.1. Сравнение эффективности реализации

логических функции на ПЗУ и ПЛМ

Для выполнения сравнительного расчета обозначим в реализуемой схеме число входных переменных N, число выходов Q, а число произведений Р.

При реализации такой схемы на постоянном запоминающем устройстве требуемый объем памяти должен составить 2^N x Q, поскольку ПЗУ должно учесть все возможные двоичные комбинации и все члены произведения.

При реализации логической схемы на программируемой логической матрице число битов ПЛМ составит 2 х N х Р + Q х Р.

Так, если у реализуемой логической схемы N = 4, Q = 3, Р = 6, то ПЗУ должно иметь 48 бит, а ПЛМ – 66 бит памяти. Однако, если N = 14, Q = 3, Р = 6, то ПЗУ уже должно будет иметь 79142 бит памяти, а ПЛМ – только 186 бит.

Таким образом, применение программируемых логических матриц ПЛМ целесообразно при большом числе входных переменных и от­носительно малом числе членов произведения.