 |
2.8. Цифровые элементы на полевых (МОП) транзисторах
|
|
|
|
2. 8. Цифровые элементы на полевых (МОП) транзисторах
На рис. 2. 26 приведены УГО транзисторов типа n –МОП и р-МОП.
С-сток, И – исток, З -затвор
Рис. 2. 26. УГО транзисторов типа а) р-МОП и б) n -МОП
Существуют системы ЦЭ на полевых транзисторах, которые различаются по типу транзисторов, используемых в них:
1) используются только n–МОП - транзисторы;
2) используются только р-МОП - транзисторы;
3) используются n –МОП и р-МОП – комплиментарные
или к-МОП- транзисторы.
Транзисторы типа р-МОП открываются отрицательным уровнем напряжения на затворе по отношению к истоку, а транзисторы типа n –МОП - положительным уровнем напряжения.
2. 8. 1. Элементы на МОП- транзисторах с одним типом проводимости
Принципиальная схема универсального логического элемента представлена на рис. 2. 27.
Эта схема пригодна для МОП - транзисторов с любым типом проводимости.
Особенности схемы:
1) амплитуда логического сигнала равна амплитуде питающего напряжения,
2) наличие только непосредственных связей между элементами,
3) роль нагрузочных сопротивлений выполняют также МОП – транзисторы, находящиеся в определенном линейном режиме.
Рис. 2. 27. Принципиальная схема базового логического элемента
Рассмотрим более подробно принципиальную схему ЛЭ.
Транзисторы Т1, Т2, Т3 являются входными инверторами, включенными на общую нагрузку. Т4 - нагрузочное сопротивление.
Т5 выполняет роль внутреннего инвертора с нагрузочным сопротивлением Т6.
На Т7, Т8 построен выходной парафазный усилитель, обеспечивающий увеличение нагрузочной способности элемента.
Рассмотрим принцип действия этого ЛЭ, предположив, что он собран на транзисторах типа n–МОП. Для анализа схем используется положительная логика. Uп > 0 – напряжение питания.
|
|
|
Uв = Uп: =1
Uн = 0В: = 0.
Проанализируем работу ЛЭ при поступлении на его входы различных комбинаций сигналов в соответствии с табл. 2. 12. При этом будем иметь в виду, что, если Uп > Uз, где Uз- напряжение на ОП, то транзистор открыт. В противном случае транзистор закрыт.
Таблица 2. 12
| X1 | X2 | X3 | F |
Х1 = Х2 = Х3 =0, при этом транзисторы Т1, Т2, Т3 закрыты. Следовательно, через Т4 ток не протекает и на общем нагрузочном сопротивлении будет напряжение Uв=Uп, следовательно, Т7 открыт и на выходе будет также уровень Uв, т. е. F=1.
Х1: = 1: = Uв = Uп, X2 = 0 = 0В, X3 = 0 =0В, Т1 открыт, Т2, Т3 закрыты. Следовательно, через Т4, Т1 протекает ток и на общем нагрузочном сопротивлении будет напряжение Uн.
Тогда Т5 и Т7 закрыты, а Т8 открыт. При этом Uвых = 0В = 0.
Анализ всех остальных строк таблицы показывает, что в них хотя бы одна входная переменная равна единице, т. е. соответствующий транзистор открыт. Следовательно, во всех этих строках на выходе также будет единица.
Как следует из табл. 2. 12, рассматриваемый логический элемент реализует следующую логическую операцию:
F = X1 V X2 V X3 (для положительной логики)
Таким же об-разом можно рассмотреть работу схемы на рис. 7. 2 в условиях отрицательной логики. При этом та же схема реализует уже другую логическую операцию:
F = X1 & X2 & X3 (для отрицательной логики).
2. 8. 2 Логические элементы на дополняющих к-МОП- транзисторах
Применение МОП-транзисторов для построения логических схем позволяет построить электрические схемы, которые обеспечивают в статическом режиме отсутствие потребления постоянного тока при любой комбинации входных сигналов. В этих схемах для построения логических элементов используются одновременно оба типа МОП-транзисторов или, как говорят, к-МОП-транзисторы.
|
|
|
Рис. 2. 28. Инвертор на к-МОП-транзисторах
На рис 2. 28 представлена принципиальная схема инвертора на дополняющих (к-МОП) транзисторах. Особенностью схемы является последовательное включение дополняющих транзисторов. Точка объединения затворов является входом инвертора, а точка объединения стока и истока – выходом.
Если Uвх = Uн, открыт Т2
Если Uвх = Uв открыт Т1.
При постоянном входном напряжении один из транзисторов закрыт.
1) X=0 - Т2 открыт, Т1 закрыт, F = Uв ;
2) X=Uв - Т1 открыт, Т2 закрыт, F = Uн = 0.
Таблица 2. 13
| X | F |
Т. е., как видно из табл. 2. 13 схема выполняет логическую функцию “НЕ” или инверсию.
На рис. 2. 29 - Т1, Т2 n-МОП- транзисторы,
Т3, Т4 p- МОП - транзисторы.
Uв = Uп : =1, Uн = 0В: =0 это справедливо для положительной логики.
Рис. 2. 29. Принципиальная схема ЛЭ на к-МОП- транзисторах
Сначала рассмотрим работу ЛЭ в условиях положительной логики (F1 ). Принимаем Uв: =1 и Uн: =0:
1) X1 = X2 = 0В: = 0, Т1, Т 2 – закрыты, Т3, Т4 – открыты, F1=Uв: =1;
2) X1 = Uв, X2 = Uн, Т1 – открыт, Т2 – закрыт, Т3 – закрыт, Т4 – открыт, F1=Uн: = 0;
3) X1 = X2 =Uв, Т1, Т2 – открыты, Т3, Т4 – закрыты, F1=Uн: =0,
F1= X1V X2.
Функция F2 отражает работу ЛЭ при Uв: =0, Uн: =1, т. е. при отрицательной логике.
В табл. 2. 14 представлена таблица истинности (ТИ) ЛЭ на
к- МОП- транзисторах.
F1= X1 V X2 F2= X1 & X2.
Таблица 2. 14
| X1 | X2 | F1 | F2 |
В табл. 2. 14 представлена таблица истинности (ТИ) ЛЭ на
к- МОП- транзисторах.
F1= X1 V X2 F2= X1 & X2.
Оценим характеристики логических схем на МОП-транзисторах.
Преимущества:
1) высокое входное сопротивление Rвх≤ 10 
Ом;
2) малые размеры и высокая технологичность при производстве интегральных микросхем;
3) возможность использовать МОП-транзисторы в роли активного сопротивления, что обеспечивает однородность схемы;
4) лучшая, чем у ТТЛ-схем помехоустойчивость. Это объясняется высоким уровнем входного сигнала;
5) большая амплитуда полезного сигнала 
Un;
|
|
|
6) способность пропускать ток в обоих направлениях;
7)невысокая стоимость;
7) для к-МОП-схем - отсутствие потребления тока в статическом состоянии.
Недостатки:
1) высокое напряжение питания;
2) невысокое быстродействие для к-МОП tзад. ср. 
50нс;
3) для схем на к-МОП- транзисторах любая логическая схема на N-входов требует 2N- транзисторов.
При создании интегральных схем с большой степенью интеграции используются широко именно схемы на МОП- транзисторах, в частности, строятся таким образом матрицы оперативных запоминающих устройств. С использованием этой технологии построены:
- на n-МОП –транзисторах микропроцессорные комплекты -К580, К581;
на к-МОП-транзисторах - системы цифровых элементов К176, К561.
|
|
|
