 |
Микросхемы ОЗУ и их классификация.
|
|
|
|
Микросхемы памяти как функциональный узел.
Входные поля: Выходные данные:
А – поле входного адреса. DO – выходные данные.
DI – поле входных данных. ПИ – питательный сигнал.
Control – поле управления. В верхнем правом углу -
организация выхода ЗМ.
Различают ЗМ с полно разрядным адресом и мультиплексированным. Полно разрядный адрес, как правило, используется в ЗМ малой ёмкости (Q = 16 Мбит, с одноразрядной организацией, тогда шина адреса – 24 разряда).При мультиплексировании адреса технологически сокращается количество выводов и схема более компактна. Но при этом увеличивается время формирования адреса выбранной ячейки памяти.
Поле входных и выходных данных.
1. С разделённым входом и выходом, т. е. Определённые выводы используются для ввода данных, а другие только для вывода данных.
2. С совмещённым вводом/выводом, т.е. одни и те же выводы (бинты) используются и для ввода и для вывода данных.
По шине данных ЗМ делятся:
1. С однородной организацией, т.е. длина ячейки памяти равна одному биту.
2. Со словарной организацией, т.е. длина ячейки памяти содержит 4,8 и большее количество разрядов.
Шина управления.
1. 
Кристалл CS – сигнал выбора кристалла. Управляет общим доступом к ЗМ. Когда этот сигнал запрещён, то выходные шины находятся в высоком эмпидансном состоянии.
2. 
ОЕ - разрешение выхода, т.е. блокирует выдачу выходных данных, переводя шину в состояние высокого эмпиданса (в состояние Z). Запись осуществляться не может.
3. 
W/R – сигнал Write/Read, т.е. сигнал разрешения запись/считывание. Если высокий сигнал, то считывается, если низкий, то режим записи.
4. Управляющие сигналы выбора строки RAS и столбца CAS.
В реальных ЗМ используются пункты либо 1. и 2., либо 4.
|
|
|
Организация выхода.
1. ЗМ с логическим выходом. В этом случае объёдинение логической микросхемой ИЛИ.
2. ЗМ с открытым коллектором.
3. ЗМ с открытым эмиттером. Выходной каскад – эмиттерный повторитель, но резистор в цепи эмиттера отсутствует.
4. ЗМ с трёхстабильным уровнем:
- логический “0”
- логическая “1”
- эмпидансное
Графическое изображение.
- с открытым коллектором;
- с открытым эмиттером;
- 
с трехстабильным выходом.
Микросхемы ОЗУ.
А) Статистические (К561РУ2 – с одноразрядной организацией).
 CS
| W/R | A0-A7 | DI | DO | Режим |
| * | * | * | Z | Хранение | |
| А | Z | Запись «0» | |||
| А | Z | Запись «1» | |||
| А | * | D,D | Чтение/считывание содержимого ячейки памяти |
Б) Динамические (К565РУ3(РУ6)) 16К*1
 |
Аналогично К565РУ5 64К*1,К565РУ7 256К*1.
Схема имеет: 128 строк, 128 столбцов, 128 усилителей считывания. При обращении к запоминающей микросхеме каждый раз происходит регенерация сразу всех 128 элементов памяти текущей строки.
Режимы работы микросхемы:
1. Запись.
2. Считывание.
3. Считывание \ модификация \ запись.
4. Страничная запись.
5. Страничное считывание (фиксируется адрес строки, меняется адрес столбца, размер страницы - 128 ячеек памяти.)
6. Регенерация.
7. Хранение.
Вхождение в нормальный режим работы около 2 млс при включении питания.
Структурная схема РЗУ.
 |
Контроллер памяти:
1. Способ увеличения разрядности БП на запоминающих микросхемах меньшей памяти.
2. Способ увеличения емкости БП на запоминающих мк/сх меньшей емкости.
64К = 216
16К = 214
15,14 разряды – выбор страницы, 13:0 – адрес на странице.
 |
3. Одновременное увеличение разрядности и емкости.
Схема управления (су):
1. Согласовать управляющие сигналы с шины памяти с управляющими сигналами БП.
БП: RAS, CAS, W/R
Шина памяти: MRDС – чтение, MWTC – запись, XACK – подтверждение обмена, INH1 – запрет ОЗУ по приему адреса, BHE – разрешение выдачи старшего байта.
|
|
|
2. Регенерация блока памяти.
3. Контроль по паритету передаваемых и получаемых данных.
4. Реализация режима DMA (прямой доступ к памяти).
5. Сопряжение со структурной иерархической подсистемой памяти.
6. Управление подсистемой памяти через:
- дискрипторные таблицы,
- КЭШ.
Пункты 5 и 6 – системное управление.
|
|
|
