Помножувачі двійкових чисел

Для побудови помножувачів двійкових чисел використовуються два принципово різних методи. Перший полягає в тому, що операція множення виконується апаратним способом як послідовність операцій додавання часткових добутків, окремі розряди яких є кон’юнкціями відповідних розрядів множників. Розглянемо цей спосіб на прикладі множення дворозрядних двійкових чисел a₁ a₀ і b₁ b₀.

		a1	a0
		b1	b0
		b0 a1	b0 a0
+	b1 a1	b1 a0
M3	M2	M1	M0

Схема апаратного помножувача, що реалізовує такий спосіб, подана на рисунку 5.10. Отриману структуру називають матричним помножувальним блоком.

Аналогічнім чином можна синтезувати схеми помножувачів, що будуть працювати з кодовими словами довільної розрядності. Для підвищення швидкодії обчислювальних систем, які працюють у реальному масштабі часу наприклад, процесорів цифрових сигналів, використовують саме такі спеціалізовані багаторозрядні помножувачі двійкових чисел.

Рис. 5.10. Матричний помножувальний блок

За другим алгоритмом множення виконується як циклічна послідовність елементарних операцій (мікрооперацій) формування часткових добутків (добутків множеного на цифри окремих розрядів множника) і додавання цих добутків із попереднім зсувом ліворуч на відповідну кількість розрядів. Даний алгоритм достатньо просто реалізовується з використанням одного багаторозрядного суматора та декількох регістрів, що виконують операції зсуву та збереження операндів і результату.

Спрощена структурна схема помножувача двійкових чисел, що реалізовує даний метод, подана на рисунку 5.11.

Пристрій множення складається з суматора і трьох регістрів: двох для розміщення множників (регістри 1 і 2) та одного для накопичення результату (регістр 3, який звичайно називають акумулятором).

Підрахунок числа n виконаних операцій додавання і зсуву часткових добутків виконується за допомогою лічильника зворотного рахування (число n заздалегідь записується в лічильник як початковий стан).

Рис. 5.11. Помножувач двійкових чисел

Знак добутку визначається окремо за загальновідомим алгоритмом: якщо знаки множників однакові, добуток додатний; якщо знаки різні – від’ємний. Очевидно, що даний алгоритм формування знакового розряду добутку реалізовується за допомогою суматора по модулю два, якщо знак „плюс” кодувати, як звичайно, логічним нулем, а знак „мінус” – логічною одиницею.

Відзначимо деякі суттєві особливості функціонування помножувача. По-перше, в загальному випадку розрядність добутку удвічі більша розрядності множників. Тому, якщо розрядність всіх регістрів схеми однакова, використовується спосіб множення, коли один з операндів поступово витісняється із регістра 2 розрядами добутку таким чином, що наприкінці виконання операції результат опиняється у парі регістрів 2 та 3.

По-друге, для функціонування даного помножувача необхідні зовнішні сигнали керування, тому він може працювати тільки в сукупності зі спеціальним керуючим пристроєм.