 |
Синтез пристрою множення
|
|
|
|
Розглянемо особливості синтезу процесорного пристрою на прикладі пристрою множення з використанням багаторозрядного паралельного суматора. Очевидно, що структурну схему операційної частини пристрою множення можна скласти на підставі евристичного підходу, виходячи із міркувань які були викладені в розділі 5.3. Тоді, у складі структурної схеми (рис. 5.11), можна виділити n-розрядні регістри – Rg1, Rg2, де розміщуються відповідно множене і множник та регістр Rg3 – акумулятор, паралельний комбінаційний суматор – Σ, віднімаючий лічильник кількості повторень циклу множення – Ст.
Для організації циклічної роботи пристрою множення з розміщенням 2n + 1 -розрядного результату в двох регістрах (в регістрі Rg3 розміщуються старші розряди, в регістрі Rg2 – молодші розряди) в регістрі Rg2 передбачена мікрооперація зсуву вмісту на один розряд праворуч і мікрооперація пересилання в старший розряд цього регістра вмісту молодшого розряду регістра Rg3.
Рис. 5.13. Структурна схема операційної частини пристрою множення
Суматор додає числа, які надходять паралельним кодом з регістрів Rg1 і Rg3 (для збереження переносу, який може виникнути із старшого розряду при додаванні двох n -розрядних чисел, у ньому передбачений допоміжний (n + 1)‑й розряд. Результат виконаної в суматорі операції приймається до регістра Rg3, який повинен мати те ж число розрядів n + 1, що і суматор. Крім мікрооперації прийняття суми, в регістрі Rg3 передбачені мікрооперації установлення нульового значення і зсуву його вмісту на один розряд праворуч. На початку циклу множення в лічильник приймається встановлене на його вході число n – кількість часткових добутків і надалі виконується мікрооперація віднімання одиниці із вмісту лічильника. Усі ці дії виконуються під дією певних керуючих сигналів, позначених як y 1,... y7.
|
|
|
При функціонуванні в операційному пристрої формуються такі ознаки: x1 - вміст молодшого розряду регістра Rg2 і x2 - результат перевірки на нуль вмісту лічильника.
На підставі схеми (рис. 5.13) можна скластиалгоритм функціонування пристрою множення в мікроопераціях, зображений на рисунку 5.14.
Множення починається із запису 0 (обнуління) в регістр Rg3 під дією керуючого сигналу y1 (блок 1 алгоритму). Під дією сигналу y2 в лічильник приймається встановлене на його вході число n (блок 2). Далі проводиться аналіз вмісту молодшого розряду регістра Rg2 (блок 3). Якщо в ньому зберігається логічна 1, то ознака x1 = 1 і, під дією керуючого сигналу y3, відбувається додавання в комбінаційному суматорі вмісту регістрів Rg2 та Rg3 і результат виконаної операції, приймається до регістра Rg3 (блок 4). В іншому випадку, за ознакою x1 = 0, ця мікрооперація не виконується.
Під дією сигналів y4, y5, y6 відбувається відповідно зсув праворуч в регістрі Rg2 – витіснення вмісту молодшого розряду (блок 5), запис вмісту молодшого розряду регістра Rg3 в старший розряд регістра Rg2 (блок 6), зсув праворуч в регістрі Rg3 (блок 7).
Наприкінці поточного циклу виконується мікрооперація віднімання одиниці із вмісту лічильника (керуючий сигнал y7, блок 8 алгоритму) і формування ознаки x2 (блок 9). Ознака x2 = 0, якщо вміст лічильника не дорівнює 0 і тоді відбувається перехід на новий цикл і x2 = 1, якщо вміст лічильника дорівнює 0, що призводить до закінчення мікропрограми множення.
Для формування мікрокоманд необхідно вирішити, які мікрооперації можуть виконуватися одночасно. Очевидно, мікрооперації y1 і y2 можуть бути об’єднані в мікрокоманду Y1; мікрооперація y3 не може бути об’єднаною з іншими і, в подальшому, вона одна представляє мікрокоманду Y2; мікрооперації y4, y5, y6, y7 можуть виконуватися спільно при створенні регістрів на тригерах з динамічними входами синхронізації і, тому, можуть бути об’єднані у мікрокоманду Y3.
|
|
|
На рисунку 5.15показаний алгоритм мікропрограми множення, побудований з вищенаведених міркувань в мікрокомандах.
Пристрій управління є логічним пристроєм послідовнісного типу. Мікрокоманда, яка видається в наступному тактовому періоді, залежить від того, яка мікрокоманда видається в поточному тактовому періоді і від стану, в якому знаходиться пристрій. Для позначення станів пристрою на схемі рисунку 5.15 відзначимо: символом а0 - початок і кінець блок-схеми; символом а1 – стан після виконання операторного блоку Y1 і вхід наступного за ним блоку – блоку умовного переходу за ознакою x1; символом а2 – стан після виконання операторного блоку Y2 за умовою x1 = 1, або невиконання для x1 = 0; символом а3 – стан після виконання операторного блока Y3 і вхід наступного за ним блоку – блоку умовного переходу за ознакою x2.
Отже, отримані відмітки а0, а1, а2, а3 відповідають чотирьом станам пристрою керування.
Далі можна побудувати граф функціонування пристрою (рис. 5.16). Стан пристрою в графі представлений вузлами (зображеними колами з відмітками у середині відповідно до стану); ребра, які з’єднують вузли, відображають можливі переходи між вузлами (на схемі алгоритму ці переходи відповідають переходам між відповідними відмітками). На ребрах записані умови (значення ознак, які надійшли на вхід пристрою управління з виходу операційного пристрою), при яких відбувається перехід, і яка мікрокоманда повинна видаватися пристроєм.
| Стани | Кодова комбінація | |
| Q2 | Q1 | |
| a0 | 0 | 0 |
| a1 | 0 | 1 |
| a2 | 1 | 0 |
| a3 | 1 | 1 |
Кодування стану пристрою. У процесі кодування станів кожному стану пристрою повинна бути поставлена у відповідність деяка кодова комбінація. Розрядність коду обирається із наступних міркувань: якщо число станів дорівнює М, то для забезпечення М кодових комбінацій потрібен k ‑розрядний код, де k - найменше ціле число, при якому виконується нерівність М ≤ 2k. У даному випадку М = 4 і k = 2. Таким чином, стани пристрою відображаються дворозрядними кодовими комбінаціями. Задамо відповідність між станами пристрою і кодовими комбінаціями таблицею 5.3.
|
|
|
Структурна схема пристрою керування. Структурна схема даного пристрою наведена на рисунку 5.17. Триггери Т1 і Т2 утворюють дворозрядний регістр поточного стану (регістр прапорів) пристрою. Комбінаційний вузол за станом регістра (комбінація значень прямих виходів тригерів – Q1 і Q2) і по значенням ознак x1 і x2, які надходять з операційного пристрою визначають новий стан, в який повинний перейти пристрій 
керування. При цьому на інформаційних входах RS ‑тригерів формуються такі сигнали S2, R2, S1, R1, які під час переднього фронту сигналу синхронізації С установлюють в регістрі кодову комбінацію, яка відповідає наступному стану. Комбінаційний вузол формує також керуючі сигнали y1,…, y7, під впливом яких в операційному пристрої виконуються мікрооперації.
Подальші операції щодо синтезу пристрою зводяться до синтезу його комбінаційного вузла.
Побудова таблиці функціонування пристрою керування. Таблиця функціонування містить графи, в які заносяться дані поточного стану, значення вхідних умов, дані наступного стану, у який повинен перейти пристрій, і вихідні сигнали комбінаційного вузла.
Функціонування комбінаційного вузла даного пристрою подано в таблиці 5.4.
Для заповнення таблиці 5.4 використовується граф функціонування ПУ (рис. 5.16) з якого знаходиться напрямок переходів з поточного стану до наступного, відповідні умови переходу і мікрокоманди. Кількість рядків у таблиці дорівнює числу ребер у графі.
Для визначення комбінації сигналів на входах RS‑тригерів, які призводять до установлення регістра стану з поточного у наступний стан – зміни сигналів Q2, Q1; застосовується таблиця переходів RS‑тригера з прямими входами (таблиця 5.5).
Таблиця 5.4
| Поточний стан | Наступний стан | Умова переходу | Вихідні сигнали комбінаційного вузла ПУ | ||||||||
| Стан ПУ | Вихідні сигнали регістра стану | Стан ПУ | Вихідні сигнали регістра стану | Сигнали на інформаційних входах тригерів регістра стану | Мікрокоманди | ||||||
| Q2 | Q1 | Q2 | Q1 | R2 | S2 | R1 | S1 | ||||
| a0 | 0 | 0 | a1 | 0 | 1 | - | */0 | 0 | 0 | 1 | Y1 |
| a1 | 0 | 1 | a2 | 1 | 0 | х1 | 0 | 1 | 1 | 0 | Y2 |
| a1 | 0 | 1 | a3 | 1 | 1 | 
| 0 | 1 | 0 | */0 | Y3 |
| а2 | 1 | 0 | a3 | 1 | 1 | - | 0 | */0 | 0 | 1 | Y3 |
| a3 | 1 | 1 | a0 | 0 | 0 | x2 | 1 | 0 | 1 | 0 | - |
| a3 | 1 | 1 | a1 | 0 | 1 | 
| 1 | 0 | 0 | */0 | - |
|
|
|
|
| Вид переходу RS-тригера | Сигнали на входах RS-тригера | ||
| Qt | Qt+1 | S | R |
| 0 | 0 | 0 | * |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 1 |
| 1 | 1 | * | 0 |
Наприклад, для першого рядка відбувається перехід із стану a0 у стан a1 за мікрокомандою Y1, при відсутності сигналів з операційного пристрою і зміні сигналів регістра стану в напрямках Q2: 0 → 0, Q1: 0 → 1. Для здійснення такого переходу, на входи тригерів з комбінаційного вузла ПУ необхідно, виходячи з таблиці 5.5, подати логічні сигнали: R2 = 0 або 1, S2 = 0, R1 = 0, S1 = 1.
Побудова логічних виразів для вихідних величин комбінаційного вузла ПУ. Використовуючи дані таблиці 5.4, складаємо ДНФ, приймаючи як ЛФ сигнали на інформаційних входах тригерів і мікрокоманди і, як аргументи поточний стан аі і значення умов переходу х2, х1. Тоді отримуємо ЛФ, що подану таблиці 5.6.
Побудова логічної схеми комбінаційного вузла. За отриманими виразами будується логічна схема комбінаційного вузла. Значення станів аі,яківходять в ЛФ, визначені комбінацією значень Q2 і Q1, і можуть бути отримані за допомогою дешифратора. Інша частина схеми будується відповідно до отриманих для вихідних величин логічними виразами. Отримана схема комбінаційного вузла ПУ наведена на рисунку 5.18.
Рис. 5.18. Логічна схема комбінаційної частини ПУ
Такий підхід до проектування мікропрограмного автомата (керуючого пристрою): використовує принцип схемної логіки. Іноді цей принцип називають апаратною реалізацією ЦА. У цьому випадку, тобто при використанні принципу схемної логіки, у процесі проектування підбирається деякий набір цифрових мікросхем (частіше за все малого і середнього ступеня інтеграції) і визначається така схема з’єднання їх виводів, котра забезпечує необхідне функціонування. Пристрої, побудовані за таким принципом, здатні забезпечувати найвищу швидкодію при заданому типі технології елементів, однак такі пристрої завжди виходять вузькоспеціалізованими.
Інший принцип програмованої логіки припускає побудову деякого універсального пристрою на одній або на кількох мікросхемах великого ступеня інтеграції (ВІС). Необхідний алгоритм функціонування пристрою тут забезпечується розміщенням у його пам’яті деякої певної програми (або мікропрограми).
Якщо у пристрої, побудованому за принципом схемної логіки, усяка зміна або розширення набору виконуваних функцій тягне за собою його демонтаж і монтаж за новою схемою, то при використанні програмованої логіки така зміна досягається лише заміною програми, що зберігається у пам’яті, на нову. Тому в останні два десятиліття реалізація складних ЦА програмованою логікою має переважне поширення.
|
|
|
|
|
|
ITER — синтез в магнитном поле
АБИОГЕННЫЙ СИНТЕЗ РИБОНУКЛЕОТИДОВ
Алгоритм синтезу логічного пристрою з одним входом
Аналіз та синтез моделей систем
Антибиотики, нарушающие синтез белков
АНТИБІОТИКИ, ЩО ПРИГНІЧУЮТЬ СИНТЕЗ КЛІТИННОЇ СТІНКИ
Арифметико-логічні пристрої. Узагальнена структура процесорного пристрою
Билет 5.2 Складывание арабоязычной литературы Халифата (VIII-IX вв.). Арабо-иранский литературный синтез.
Биосинтез и катаболизм кетоновых тел
БИОСИНТЕЗ И СЕКРЕЦИЯ ТИРЕОИДНЫХ ГОРМОНОВ
